[发明专利]死区增强保护高速互补开关驱动电路

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种高速互补开关信号驱动电路。

技术背景

近些年来随着CMOS工艺技术的日新月异，微处理器、多媒体、虚拟现实、光传输连接、智能路由器以及网络技术的处理速度持续提升，并且促使芯片之间板级处理速度达到GHz。传统的板级高速接口电路采用的是大规模的并行处理结构，该种结构的缺点在于IC的封装和对应的PCB板的功耗、复杂度和成本太高。对于各种采用电池供电的移动便携式处理系统来说，低功耗是首要条件；而对于其他系统来说，低功耗可以减小封装和散热冷却设备的成本。因此，不断推进的芯片处理速度迫切需要一种高速低功耗的芯片间传输技术。

低压差分信号(LVDS)就是一种用于替代传统高速传输技术的高速低功耗接口传输技术。LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，同时具有低功耗、低噪声、低成本等优点。由于采用全差分结构，LVDS技术对于信号发送端和接收端对地的不匹配免疫能力大大提高；同时，由于信号对中的电流是紧密耦合的电流环，所以，边缘场趋于消除，从而降低了电磁干扰。由于LVDS技术的诸多优点，LVDS标准一经提出便成为高速数据传输领域的研究热点，近十几年来已经有大量基于不同应用场合的设计方案报道。

图1是LVDS传输技术原理示意图。图中全差分负载Z_L是为了提高传输路径的阻抗匹配。LVDS是一种电流环信号传输技术，其电流环的方向(顺时针或反时针)决定逻辑电平(高态或低态)。在线对的1条线上激励3.5mA左右的电流，并通过线对的另1条线返回。在终端电阻器R_T-R产生大约±350mV电压(±3.5mA×100Ω＝±350mV)。接收器量测此压降的极性，正电压对应逻辑高态、负电压对应逻辑低态。LVDS的相对恒定、小输出电流降低了电源/地噪声。由于信号对中的电流是紧密耦合的电流环，所以，边缘场趋于消除，从而降低了电磁干扰。同时，采用差分方式传送数据，有着比单端传输方式更强的共模噪声抑制能力。因为一对差分线对上的电流方向是相反的，当共模方式的噪声祸合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的影响很小。对于速度达到Gbps的应用场合由于接收终端存在封装寄生电容、信号串扰等非理想特性，高速数据时这些非理想会反射并叠加在传输信号上，因此通常在发射终端加一个终端电阻R_T-T，以抑制干扰波形的反射。

LVDS发送电路的基本原理如图2所示。发送电路的基本原理为一个全桥式驱动电路如图2(a)所示，3.5mA的恒流源I_b在输入信号D和Dn的控制下通过改变流过终端电阻的电流方向发送逻辑信号。当D开关有效时，I_b从Vop向右经过终端电阻流过Von；当Dn开关有效时，I_b从Von向左经过终端电阻流过Vop。图2(b)是这种全桥式驱动电路的一种实现方式，M1和M3是尺寸工艺相同的PMOS管，M2和M4是尺寸工艺相同的NMOS管，D和Dn是由同一Vin输入CMOS信号导出的互为反相的信号，输出Vop和Von在外部接阻值为100Ω的终端电阻，构成回路。当Dn为高电平，D为低电平时，M1和M4管导通，M2和M3管截止，电流从Vop流向Von，并产生350mV的压降；反之，当Dn为低电平，D为高电平时，M2和M3管导通，M1和M4管截止，电流从Von流向Vop，并产生350mV的压降。这样就把一个CMOS信号转换成了LVDS信号。

图3为比较实用的一种高速LVDS发送电路的结构原理图，电路主要由全桥式驱动电路、共模反馈控制电路和开关驱动电路3个模块组成。M1-M6组成了全桥式驱动电路，以提供输出电流方向不断切换的3.5mA的电流；全桥式驱动电路的驱动开关管(M1-M4)尺寸一般都比较大，并且需要一对互补的驱动信号，而输入信号为没有任何驱动能力的数字逻辑信号，因此我们需要一个开关驱动电路；由于LVDS输出信号的共模电平必须稳定在1.2V左右，因此需要设置一个共模反馈电路来稳定共模输出电压。

从图3所示的高速LVDS发送电路的结构原理图中可以看出，电路的输出信号传输速度取决于M1-M6组成的全桥式驱动电路所提供的3.5mA电流的切换速度。因此互补开关驱动电路的驱动速度直接决定LVDS发送电路的数据发送能力。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种死区增强保护高速互补开关驱动电路，可以大幅提高LVDS发送电路的数据发送能力。