[发明专利]一种基于可重构技术的AVS反变换的实现方法

权利要求书

1.一种基于可重构技术的AVS反变换的实现方法，其特征在于，包括以下步骤：

首先，进行算法分析，即分析算法的C代码，提取出算法的数据流图，得到算法的数据传输需求；

然后，根据算法分析的结果和可重构阵列的架构，对DFG进行分割和映射，设计出最优的数据传输的方案；

其次，根据上面两步的结果，利用配置工具，生成可重构阵列的配置字；

最后，通过ARM处理器将配置信息载入到可重构阵列的配置信息存储器中，以此将可重构阵列配置成为了一个专用于执行反变换的加速模块。

2.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述分析算法的C代码，具体是：采用AVS的官方参考软件RM52J版本中反变换函数（inv_transform_B8）的C代码，该函数主要包括了两个for循环，分别执行水平反变换和垂直反变换，函数的输入是                                                的数组，也即图像中的块数据，手工提取出这两个循环体的DFG，每次循环的输入分别是1行的8个数据和1列的8个数据，水平反变换是对输入数据的每行8个数据进行8点的一维反变换和后续处理，循环8次后得到一个中间的块数据，垂直反变换是对中间数据的每一列进行8点的一维反变换和后续处理，循环8次后得到最终的输出数据，也是一个的块数据。

3.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述对数据流图进行分割和映射，具体是指：

可重构阵列共有64个计算单元，按排列，而提取的两个DFG都有74个节点，且流图的形状不规则，再进行分割；在DFG水平方向上，最多有8个数据在并行计算，正好符合可重构阵列的水平方向计算单元个数，而在DFG垂直方向上，则超过了8行计算单元的限制，将其分割为2部分，在DFG分割的位置就会产生中间数据，其形式也是的块数据，再将水平和垂直反变换的2个DFG分割为4个DFG，且水平反变换和垂直反变换的前半部分DFG的各节点的运算是完全一致的，不同在于水平反变换每次输入1行的8个数据，垂直反变换每次输入1列的8个数据，考虑到按列1次读8个数据在此系统是不可实现的，对水平反变换的结果做矩阵转置，然后垂直反变换可以每次输入1行的数据进行计算，其结果同样需要再做一次矩阵转置，然后可以得到最终的反变换结果；

输入数据，也即CoeffMatrix，最初存储在SRAM中，在可重构阵列开始运行后，将其载入阵列的输入FIFO中，阵列的计算单元从输入FIFO中读入数据进行计算，然后将输出数据写入阵列的输出FIFO中，然后将输出数据写入SRAM的指定位置，然后继续取出下一个输入数据，重复以上过程。

4.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述可重构阵列是通过配置字来控制的。

5.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述可重构阵列的配置字，包括：数据的读取和写入模块，计算单元的数据来源和操作码，可配置的模块都有一个配置字的FIFO，运行时从中取出配置字并执行，配置字是一串二进制的数字。

6.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述可重构阵列的配置字，以32位为单位，大小与模块的功能有关，可配置部分包括REDL、CEDL、RCA、CEDS、CIDL、REDS、RIDL，配置字通过一个配置工具辅助手工生成，按照上一步得到的结果，得到一系列的二进制文件。

7.根据权利要求1所属述一种基于可重构技术的AVS反变换的实现方法，其特征是，所述通过ARM处理器将配置信息载入到可重构阵列的配置信息存储器中，具体是指：配置信息存储在片上的ROM或者片外的存储设备中，在系统运行开始时，主核ARM处理器执行系统的初始化程序，这些配置字二进制文件被写入到可重构阵列内专门用于存储配置字的RAM或者FIFO中，然后ARM处理器使能可重构阵列，可重构阵列读取配置字并开始计算，这样可重构阵列就专门用于MPEG2亮度插值，成为一个专用模块。