[发明专利]半导体元件安装用基板的制造方法

说明书

技术领域

本发明涉及在金属板正面具有成为端子等的镀层的半导体元件安装用基板的制造方法。

背景技术

公知如下方法：通过在具有导电性的基材的一面侧形成实施有规定的图案的抗蚀剂掩模，在从抗蚀剂掩模暴露出的基材处电沉积导电性金属而形成半导体元件安装用的金属层和用于与外部连接的电极层，去除抗蚀剂掩模，从而形成半导体元件安装用基板，在上述半导体元件基板上安装半导体元件，在引线接合后进行树脂密封，去除基材，从而获得使在树脂侧电沉积的导电性金属的背面侧暴露出的半导体装置。

如日本特开2002-9196号公报所述：通过超过形成的抗蚀剂掩模的厚度地进行导电性金属的电沉积，获得在半导体元件安装用的金属层和用于与外部连接的电极层的上端部周缘处具有突出部的半导体元件安装用基板，在树脂密封时金属层和电极层的突出部呈嵌入树脂中的形态，可靠地残留在树脂侧。

如日本特开2007-103450号公报所述：在形成抗蚀剂掩模时通过使用散射紫外光使抗蚀剂掩模形成为梯形，从而使金属层或电极层形成为倒梯形的形状。

日本特开2002-9196号公报所示的、超过抗蚀剂掩模的厚度地进行导电性金属的电沉积的方法是指，使要形成的镀层突出于抗蚀剂掩模而形成的方法，其突出量很难控制，产生所有形成的镀层不能具有相同的溢出长度的问题、相邻的镀层互相连接起来的问题。此外，如果镀层变薄，突出部的厚度也变薄，由此也会产生与树脂之间的密合性下降的问题。而且由于电镀的纵向和横向的成长比例的关系，突出的镀层的上表面呈球状，这也成为接合可靠性下降的主要原因。

另外，如日本特开2007-103450号公报所示的、使用散射紫外光使抗蚀剂层的开口部的截面形状形成为梯形形状的方法，在使用的抗蚀剂层的厚度为25μm左右以下的厚度是有效果的，形成的金属层或电极层的厚度约为20μm左右以下。例如将抗蚀剂层加厚为50μm左右的情况下，紫外光被抗蚀剂吸收沿着基材方向逐渐衰减，导致开口部截面形状的梯形的角度接近90度(即长方形)，进一步大于90度成为普通的梯形形状，由于使金属层或电极层的形状无法呈倒梯形，因此，会降低金属层或电极层与树脂之间的密合性。

为了进一步提高电极层与树脂之间的密合性，有效的做法是使电极层的厚度加厚并且形成嵌入树脂那样的倒梯形形状。即，即使为了能够加厚电极层的厚度，使用25μm以上厚度的抗蚀剂，也能够形成倒梯形形状的抗蚀剂层，由此，能够制造使5μm～100μm左右厚度的电极层(之后将形成镀层10的一侧)以呈倒梯形形状形成的半导体元件安装用基板。

发明内容

本发明的半导体元件安装用基板的制造方法是鉴于上述课题而提出的，其目的在于，提供一种通过使电极层形成为倒梯形形状，提高电极层与树脂之间的密合性的半导体元件安装用基板。

本发明的半导体元件安装用基板的制造方法的特征在于，该制造方法包括以下依次进行的工序：利用感光波长不同的抗蚀剂在金属板的正面形成由下层和上层构成的2层抗蚀剂层的工序；在上述下层的抗蚀剂层未曝光的状态下对上述上层的抗蚀剂层按照规定的图案进行曝光的工序；在上述上层的抗蚀剂层上按照规定的图案形成开口部，从该开口部将未曝光的上述下层的抗蚀剂层按照上述上层的抗蚀剂层的图案形成开口部，并使上述金属板正面局部暴露出的显影工序；对上述下层的抗蚀剂层进行曝光使其固化的工序；在从上述下层的抗蚀剂层暴露出的上述金属板正面形成规定的镀层的工序；将上述由下层和上层构成的2层抗蚀剂层全部剥离的工序。

另外，在本发明的半导体元件安装用基板的制造方法中，优选在上述显影工序中，通过从上述上层的抗蚀剂层的上述开口部对上述下层的抗蚀剂层进行显影，使上述金属板正面局部暴露出而形成开口部，该开口部的截面形成为倒梯形形状。

另外，在本发明的半导体元件安装用基板的制造方法中，优选上述下层的抗蚀剂层是比在后工序中形成的上述镀层的高度厚的层。

另外，在本发明的半导体元件安装用基板的制造方法中，优选在光源和形成有规定的图案的掩模之间，通过滤波器以所需波长的光对上述上层的抗蚀剂层进行曝光。

根据本发明的半导体元件安装用基板的制造方法，在基本上沿袭原有工序的同时，形成成为倒梯形的截面形状的镀层，所以能够容易地获得与树脂之间的密合性优良的半导体元件安装用基板。

附图说明