[发明专利]一种SDRAM桥接电路

权利要求书

1.一种SDRAM桥接电路，其特征在于包括第一模块，第二模块和PHY模块；其中，第一模块解析控制器送来的SDRAM访问命令，第二模块把SDRAM访问命令转换为PHY模块可接受的命令，PHY模块利用所述PHY模块可接受的命令访问存储器，其中存储器和控制器具有不同的SDRAM类型。

2.如权利要求1所述的SDRAM桥接电路，其特征在于第一模块在控制器的随路时钟控制下工作，第二模块在PHY模块规定的接口时钟的控制下工作。

3.如权利要求1所述的SDRAM桥接电路，其特征在于第一模块和第二模块合并为第三模块，第三模块在与控制器的随路时钟同步的工作时钟的控制下解析访问命令，并且将解析后的访问命令转换为DDR3PHY可接受的命令。

4.如权利要求1-3之一所述的SDRAM桥接电路，其特征在于第一模块将上述控制信号根据真值表进行命令解析。

5.如权利要求1-3之一所述的SDRAM桥接电路，其特征在于PHY模块包括第一PHY单元。

6.如权利要求5所述的SDRAM桥接电路，其特征在于PHY模块包括至少一个第二PHY单元和缓存电路，所述第二模块从第一PHY单元和所述至少一个第二PHY单元中选择一个PHY单元进行转接。

7.如权利要求6所述的SDRAM桥接电路，其特征在于第二模块包括状态机，第二模块依据状态机协调第一PHY单元和第二PHY单元的工作。

8.如权利要求7所述的SDRAM桥接电路，其特征在于当第二模块接收到写入操作的SDRAM访问命令时，选择第一PHY单元进行写入操作，同时写入数据存入内部缓存；当第二模块接收到读取地址和写入地址不同的读取操作的SDRAM访问命令且所述写入操作还没有完成时，选择第二PHY单元进行读取操作。

9.如权利要求7所述的SDRAM桥接电路，其特征在于当第二模块接收到写入操作的SDRAM访问命令时，选择第一PHY单元进行写入操作，同时写入数据存入内部缓存；当第二模块接收到读取地址和写入地址相同的读取操作的SDRAM访问命令且所述写入操作还没有完成时，启动读取内部缓存；并且在完成读取后，内部缓存中的数据写入第二PHY单元。

10.如权利要求1-3之一所述的SDRAM桥接电路，其特征在于根据SDRAM访问速率，第二模块选择突发传输周期值和位宽。

11.如权利要求1-3之一所述的SDRAM桥接电路，其特征在于控制器是SDRAM控制器或DDR PHY器件，存储器是DDR2 SDRAM或DDR3 SDRAM。