[发明专利]非易失性存储元件、非易失性存储元件组及其制造方法

说明书

相关申请的交叉引用

本申请包含与2010年10月13日向日本专利局提交的日本专利申请JP2010-230170中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。

技术领域

本发明涉及非易失性存储元件、非易失性存储元件组及其制造方法。

背景技术

目前，各领域中广泛使用了具有诸如EEPROM(电可擦除可编程ROM)或闪存等非易失性存储单元的半导体装置。其重写次数、诸如数据保持稳定性(data retention tolerance)等可靠性的提高以及结构小型化是重要的课题。另一方面，近来市场上以浮动型为代表的闪存受到关注，这是因为据说电阻变化型非易失性存储元件不仅具有简单结构、高速重写功能和多值技术，还具有高可靠性，并且适用于高性能和高集成度的情况。

由于包含相变RAM(PRAM)的非易失性存储元件具有在两个电极之间布置有用作存储部的电阻变化层的结构，因此这种存储结构简单，并易于小型化。例如，JP-A-2008-153375中公开了一种非易失性存储元件，其中，电阻变化层由含有金属的离子导体构成。例如，JP-A-2006-179778中公开了一种包含硫族化物膜的非易失性存储元件。

然而，在JP-A-2008-153375中公开的非易失性存储元件中，在每个非易失性存储元件中设有第一电极。另一方面，通过使用多个非易失性存储元件共有的存储层和第二电极并规定存储层的成分，可避免图形化精度的降低以及元件结构中的膜的剥落。然而，难以彻底防止存储层发生由于进行图形化处理而带来的损伤，并且存储层的成分受到限制。在JP-A-2006-179778中公开的非易失性存储元件中，必需有两个步骤，即，在每个非易失性存储元件中，通过将硫族化物相变材料埋入绝缘膜内形成的孔中以形成存储层，然后形成上部电极，因此使制造工艺复杂化。

发明内容

因此，期望提供可避免对信息存储层造成损伤、避免元件结构中的膜发生剥落并简化其制造工艺的非易失性存储元件、非易失性存储元件组及其制造方法。

本发明的一个实施方式提供了一种非易失性存储元件组，该非易失性存储元件组包括：(A)第一绝缘层；(B)第二绝缘层，其具有第一凹部以及与第一凹部连通的第二凹部，且第二凹部的宽度大于第一凹部的宽度，并且所述第二绝缘层布置于第一绝缘层上；(C)多个电极，它们布置于第一绝缘层中，并且所述多个电极的顶面从第一凹部的底面露出；(D)信息存储层，其形成于第一凹部和第二凹部的侧壁和底面上；以及(E)导电材料层，其填充于由第二凹部中的信息存储层围成的空间中。

本发明的另一实施方式提供了一种非易失性存储元件组，该非易失性存储元件组包括：(A)第一绝缘层；(B)第二绝缘层，其具有凹部并布置于第一绝缘层上；(C)多个电极，它们布置于第一绝缘层上，并且所述多个电极的顶面从凹部的底面露出；(D)信息存储层，其形成于凹部的侧壁和底面上；以及(E)导电材料层，其填充于由凹部中的信息存储层围成的空间中。

本发明的又一实施方式提供了一种非易失性存储元件，该非易失性存储元件包括：(A)第一绝缘层；(B)第二绝缘层，其具有凹部并布置于第一绝缘层上；(C)电极，其布置于第一绝缘层中，并且所述电极的顶面从凹部的底面露出；(D)信息存储层，其形成于凹部的侧壁和底面上；以及(E)导电材料层，其填充于由凹部中的信息存储层围成的空间中。

本发明的再一实施方式提供了一种非易失性存储元件组的制造方法，该方法包括：(a)在第一绝缘层中形成多个电极，所述多个电极的顶面与第一绝缘层的顶面齐平；(b)在第一绝缘层上形成第二绝缘层，然后在第二绝缘层中形成第一凹部以及第二凹部，使电极从第一凹部的底面露出，第二凹部与第一凹部连通，且第二凹部的宽度大于第一凹部的宽度；(c)在第二绝缘层的顶面上以及第一凹部和第二凹部的侧壁和底面上形成信息存储层；(d)在整个表面上形成导电材料层；并且(e)去除第二绝缘层顶面上的导电材料层和信息存储层，以获得第一凹部以及第二凹部，第一凹部中埋有信息存储层，第二凹部中埋有信息存储层和导电材料层。