[发明专利]一种嵌入式闪存的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种嵌入式闪存的制作方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH以及成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。

在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图1A～1E为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图。参照图1A，首先将半导体衬底10按形成功能分别划分为闪存区域11和逻辑区域12，在半导体衬底10上依次形成二氧化硅层121、浮栅多晶硅层122以及第一氮化硅层123，在所述逻辑区域12内采用光刻形成浅沟槽124，如图1A～1E所示，所述闪存区域11沿Y轴剖面，所述逻辑区域12沿X轴剖面，沿Y轴剖面的所述闪存区域11中并未示出浅沟槽，但在闪存区域11内确有浅沟槽，对此，本领域普通技术人员应该知晓；参照图1B，在所述浅沟槽124内填充绝缘物，以形成浅沟槽隔离125，形成浅沟槽隔离125后，第一氮化硅层123的作用已完成，需要去除。由于去除了第一氮化硅层123，浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，高度差为500A～600A；参照图1C，在浮栅多晶硅层122以及 浅沟槽隔离125上沉积第二氮化硅层126，使闪存区域11进行离子注入以及在凹槽127内形成浮栅极侧墙127’的过程中，所述第二氮化硅层126能够作为硬掩膜保护所述逻辑区域12不受影响。在逻辑区域12中，由于浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，因此，覆盖在浅沟槽隔离125上的第二氮化硅比覆盖在浮栅多晶硅层122上的第二氮化硅高，高度差为500A～600A，即在逻辑区域12内第二氮化硅层126对应浮栅多晶硅的部分可以形成浅凹槽128；参照图1D，在第二氮化硅层126上沉积有源多晶硅层129，使有源多晶硅能够填充所述凹槽127，以形成源极；参照图1E，在逻辑区域12内第二氮化硅层126具有浅凹槽128，浅凹槽128内填充有500A～600A的有源多晶硅，因此采用化学机械研磨对有源多晶硅层129进行平坦化处理时，浅凹槽128内的有源多晶硅不容易去除，对逻辑区域12进行进一步制程时，采用湿法刻蚀去除第二氮化硅层126，在采用湿法刻蚀去除第二氮化硅层126的过程中，残留在浅凹槽128内的有源多晶硅会对去除第二氮化硅层126造成不良影响。

发明内容

本发明所要解决的技术问题是提供了一种嵌入式闪存的制作方法，以解决残余的有源多晶硅导致氮化硅层难以去除的问题。

为了解决上述技术问题，本发明的技术方案是：提供了一种嵌入式闪存的制作方法，包括：将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离；在所述第一氮化硅层以及所述浅沟槽隔离上形成第二氮化硅层；在所述闪存区域形成凹槽；在所述第二氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除所述第一氮化硅层和所述第二氮化硅层；去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。

进一步的，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。

进一步的，所述第一氮化硅层的厚度为800A～900A。

进一步的，所述第二氮化硅层的厚度为3700A～3800A。

进一步的，所述有源多晶硅层的厚度为1800A～1950A。

进一步的，所述第一氮化硅层表面比所述浅沟槽隔离的表面高。

进一步的，所述第一氮化硅层表面比所述浅沟槽隔离的表面高200A～250A。