[发明专利]一种接触孔形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种接触孔形成方法。

背景技术

随着集成电路向深亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，接触孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要作用，接触孔刻蚀工艺的改进历来受到本领域技术人员的高度重视。随着半导体技术的快速发展，半导体器件特征尺寸显著减小，接触孔尺寸也随之显著缩小。

图1a～1d为现有技术中接触孔形成方法的剖面结构示意图。参照图1a～1d，应用现有方法刻蚀接触孔的步骤包括：提供半导体基11；在所述半导体基底11上依次沉积硬掩膜层12和图案化的光刻胶层13，以图案化的光刻胶层为掩膜刻蚀所述硬掩膜层12，使所述硬掩膜层12中形成开口以界定接触孔14位置；去除图案化的所述光刻胶层13，以开口的所述硬掩膜层12为掩膜刻蚀半导体基底11，在半导体基底11中形成接触孔14。所述接触孔14的孔径与所述硬掩膜层12开口的底部大小有关，而硬掩膜层12开口的底部大小与所述硬掩膜层12的厚度有关，因此，所述硬掩膜层12的厚度成为决定接触孔孔径的关键因素。

发明内容

本发明所要解决的技术问题是提供了一种接触孔形成方法，以解决接触孔孔径偏大的问题。

为了解决上述技术问题，本发明的技术方案是：本发明提供一种接触孔形成方法，包括：提供半导体基体，在所述半导体基体上依次形成硬掩膜层和图形化的光刻胶层，所述硬掩膜层的厚度为4000A～6000A；以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，在所述硬掩膜层中形成开口；去除所述图形化的光刻胶层，以刻蚀后的所述硬掩膜层为掩膜刻蚀所述半导体基体，在所述半导体基体中形成接触孔。

进一步的，所述接触孔的直径为0.20微米～0.35微米。

进一步的，在所述半导体基体中形成接触孔后，去除所述硬掩膜层。

本发明提供的接触孔形成方法，在所述半导体基体上形成的硬掩膜层的厚度为4000A～6000A，该厚度值大于通常形成的硬掩膜层的厚度值，由于以硬掩膜层为掩膜刻蚀出的接触孔的孔径与硬掩膜层的厚度成反比，因此，增厚的硬掩膜层能够得到孔径更小的接触孔，以满足半导体器件特征尺寸的显著减小。

附图说明

图1a～1d为现有技术中接触孔形成方法的剖面结构示意图；

图2为本发明实施例提供的接触孔形成方法的步骤流程图；

图3a～3d为本发明实施例中接触孔形成方法的剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种接触孔形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种接触孔形成方法，在所述半导体基体上形成的硬掩膜层的厚度为4000A～6000A，该厚度值大于通常形成的硬掩膜层的厚度值，由于以硬掩膜层为掩膜刻蚀出的接触孔的孔径与硬掩膜层的厚度成反比，因此，增厚的硬掩膜层能够得到孔径更小的接触孔，以满足半导体器件特征尺寸的显著减小。

图2为本发明实施例提供的接触孔形成方法的步骤流程图。参照图2，接触孔形成方法，包括如下步骤：

S31、提供半导体基体，在所述半导体基体上依次形成硬掩膜层和图形化的光刻胶层，所述硬掩膜层的厚度为4000A～6000A；

S32、以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，在所述硬掩膜层中形成开口；

S33、去除所述图形化的光刻胶层，以刻蚀后的所述硬掩膜层为掩膜刻蚀所述半导体基体，在所述半导体基体中形成接触孔。

下面将结合剖面示意图对本发明的接触孔形成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。

图3a～3d为本发明实施例中接触孔形成方法的剖面结构示意图。参照图3a并结合步骤S31，提供的半导体基体31为硅衬底，在所述半导体基体31上依次形成硬掩膜层32和图形化的光刻胶层33，形成的硬掩膜层32的成分为二氧化硅，所述硬掩膜层32的厚度为4000A～6000A，所述硬掩膜层32的厚度比现有技术中的硬掩膜层12更厚。