[发明专利]一种TMOS栅极结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种TMOS栅极结构及其形成方法。

背景技术

由于功率半导体器件的发展，许多电子设备的体积变得越来越小而效率却相应提高。作为功率半导体器件主体之一的功率MOSFET则被广泛应用于通讯、计算机、汽车和消费电子领域，并且使分立器件和智能功率集成电路(SPIC)中的重要组成部分。理想的功率MOSFET应当能够在关断状态时承受大的阻断电压，在开启状态时，有小的正向压降，并且具有大的电流处理能力和较快的开关速度，从而减小其开关损耗。但是在实际的设计当中必须兼顾其各项指标，从而限制了功率MOSFET达到理想状态。

对功率MOSFET性能的提高应当更多地从优化工艺条件、改进器件结构方面入手。Trench MOSFET(TMOS)作为一种新型垂直结构器件，具有较低的导通电阻，低栅漏电荷密度，从而有低的导通和开关损耗，同时还具有快的开关速度。由于TMOS的沟道是垂直的，可以进一步提高其沟道密度，减小芯片尺寸。

图1A～图1E为现有技术中TMOS器件形成栅极的剖面结构示意图。参照图1A，提供一半导体衬底11，作为形成器件的基板；参照图1B，刻蚀所述半导体衬底11以形成沟槽12；参照图1C，对半导体衬底11表面进行氧化，以在所述半导体衬底11表面形成栅氧化层13；参照图1D，在所述栅氧化层13上淀积多晶硅，以在所述栅氧化层13上形成多晶硅层14；参照图1E，采用化学机械研磨去除所述栅氧化层13上的多晶硅，剩下的在沟槽12内的多晶硅层14为栅极15。然而由于在研磨的过程中，非沟槽12区域且靠近沟槽12侧壁的栅氧化层13上的多晶硅研磨的速率最快，因此，多晶硅研磨速率最快的部分对应的栅氧化层13容易导致损耗，这种栅氧化层13的损耗易使器件出现漏电现象，另一方面也易令器件的电特性出现扭曲，偏离设计值，在实际生产中需要尽量避免。

发明内容

本发明所要解决的技术问题是提供了一种TMOS栅极结构及其形成方法，以解决非沟槽区域靠近沟槽侧壁的栅氧化层容易导致损耗出现漏电的问题。

为了解决上述技术问题，本发明的技术方案是：提供了一种TMOS栅极结构的形成方法，包括：提供一半导体衬底，使所述半导体衬底表面粗糙；刻蚀所述半导体衬底，以形成沟槽；在所述半导体衬底上依次形成栅氧化层和多晶硅层，在所述沟槽外形成的栅氧化层的厚度比在所述沟槽内形成的栅氧化层的厚度大；采用化学机械研磨去除所述多晶硅层，仅保留在所述沟槽内的多晶硅层作为TMOS栅极。

进一步的，在所述TMOS栅极结构的形成方法中，采用半导体离子注入所述半导体衬底表面，使所述半导体衬底表面粗糙。

进一步的，在所述TMOS栅极结构的形成方法中，所述半导体与所述半导体衬底的材料均为硅。

进一步的，在所述TMOS栅极结构的形成方法中，采用硅离子注入所述硅衬底表面，注入所述硅的能量为5kev～15kev，注入所述硅的数量为1.0E+15～5.0E+15。

进一步的，在所述TMOS栅极结构的形成方法中，对所述半导体衬底表面进行氧化，以在所述半导体衬底上形成栅氧化层。

进一步的，在所述TMOS栅极结构的形成方法中，在所述栅氧化层上淀积多晶硅，以在所述栅氧化层上形成多晶硅层。

进一步的，在所述TMOS栅极结构的形成方法中，在所述沟槽外形成的栅氧化层的厚度为55nm～65nm。

进一步的，在所述TMOS栅极结构的形成方法中，在所述沟槽内形成的栅氧化层的厚度为25nm～35nm。

本发明提供的一种TMOS栅极结构，包括在具有沟槽的半导体衬底上形成的栅氧化层以及在所述沟槽内的多晶硅层，在所述沟槽外形成的栅氧化层的厚度比在所述沟槽内形成的栅氧化层的厚度大。

进一步的，在所述TMOS栅极结构中，在所述沟槽外形成的栅氧化层的厚度为55nm～65nm。

进一步的，在所述TMOS栅极结构中，在所述沟槽内形成的栅氧化层的厚度为25nm～35nm。

本发明提供的TMOS栅极结构的形成方法，在所述沟槽外形成的栅氧化层的厚度比在所述沟槽内形成的栅氧化层的厚度大，因此在沟槽外并且靠近沟槽形成的栅氧化层虽然容易遭到损耗，然而由于厚度增加不致使器件出现漏电现象，保证了器件的正常性能。

进一步地，采用硅离子注入所述硅衬底表面，使硅衬底表面变得粗糙，因而在之后氧离子注入时可以生成更厚的栅氧化层，更厚的栅氧化层保证了器件的安全性，使器件的质量得到了提高。

附图说明