[发明专利]含分离栅结构的SONOS闪存存储器及其制作方法、操作方法

权利要求书

1.一种含分离栅结构的SONOS闪存存储器的制作方法，所述含分离栅结构的SONOS闪存存储器包括若干对称设置的存储单元，其特征在于，所述制作方法包括：

在设有掺杂阱的硅衬底上依次形成隧穿氧化层-捕获电荷层-阻挡氧化层的ONO结构；

在所述阻挡氧化层上依次淀积用于形成控制栅的第一多晶硅层、硬掩膜，去除部分区域的硬掩膜以形成开口，在所述开口的侧壁形成第一侧墙；

以所述第一侧墙及硬掩膜为掩膜去除所述第一多晶硅层及其下方的ONO结构直至露出硅衬底，进行第一次离子注入以在硅衬底上对应所述开口的位置形成相邻存储单元之间公共的第一源或漏区；

淀积第二氧化层并进行刻蚀以在所述第一侧墙及第一多晶硅层、ONO结构外露的一侧形成第二侧墙；

淀积第二多晶硅层，利用化学机械抛光工艺平坦化所述第二多晶硅层直至露出所述硬掩膜，以形成填充在所述开口内并与所述第一源或漏区接触的源线；

去除所述硬掩膜及其下方的第一多晶硅层、ONO结构，以形成控制栅；

在所述第一侧墙及其下方的控制栅、ONO结构外露的一侧形成第三侧墙，然后淀积第三多晶硅层，并对其刻蚀以在所述第三侧墙的一侧形成字线栅，所述字线栅紧挨所述第三侧墙；

进行第二次离子注入，在所述字线栅一侧的硅衬底上形成相邻存储单元之间公共的第二源或漏区。

2.根据权利要求1所述的制作方法，其特征在于，在所述开口的侧壁形成第一侧墙的步骤包括：

在所述硬掩膜上、所述开口内沉积第一氧化层；

干法刻蚀所述第一氧化层，残留在所述开口侧壁上的第一氧化层形成第一侧墙。

3.根据权利要求2所述的制作方法，其特征在于，所述第一氧化层的厚度大于所述第二氧化层的厚度。

4.根据权利要求1所述的制作方法，其特征在于，另包括形成连接结构的步骤，以使相邻存储单元的位于所述第一源或漏区两侧的控制栅电连接在一起。

5.根据权利要求1所述的制作方法，其特征在于，所述捕获电荷层的材料为氮化硅。

6.一种含分离栅结构的SONOS闪存存储器，包括对称设置在掺杂阱上的若干存储单元，其特征在于，

所述存储单元包括选择晶体管、SONOS晶体管，所述选择晶体管包括字线栅，所述SONOS晶体管包括依次堆叠的ONO结构、控制栅及第一侧墙，所述ONO结构、控制栅、第一侧墙构成栅极结构；

栅极结构的一侧设有第二侧墙、第一源或漏区、位于第一源或漏区上方的源线，所述第二侧墙隔绝所述源线与所述栅极结构，另一侧设有第三侧墙、所述字线栅，所述第三侧墙隔绝所述栅极结构与所述字线栅，所述字线栅的远离控制栅的一侧设有第二源或漏区。

7.根据权利要求6所述的SONOS闪存存储器，其特征在于，相邻存储单元的位于所述第一源或漏区两侧的控制栅通过连接结构电连接在一起。

8.根据权利要求6所述的SONOS闪存存储器，其特征在于，所述第一侧墙的厚度大于所述第二侧墙的厚度。

9.一种如权利要求6至8任一项所述的含分离栅结构的SONOS闪存存储器的操作方法，其特征在于，所述选择晶体管、SONOS晶体管为P型晶体管，所述含分离栅结构的SONOS闪存存储器另包括字线、控制栅连线，所述字线通过接触孔连接所述字线栅，所述控制栅连线通过接触孔连接所述控制栅；

对所述存储器进行编程操作时，选取存储单元，其字线被偏置到负电压VeraW，控制栅连线被偏置到负电压VeraC，源线被偏置到负电压VeraS，位线接地，掺杂阱接地。

10.根据权利要求9所述的操作方法，其特征在于，对所述存储器进行擦除操作时，所有存储单元的字线被偏置到正电压VeraW，控制栅连线被偏置到负电压VeraC，源线处于浮空状态，位线被偏置到正电压VeraB，掺杂阱被偏置到正电压VeraWe。

11.根据权利要求9所述的操作方法，其特征在于，对所述存储器进行读取操作时，选取存储单元，其字线被偏置到负电压VeraW，控制栅连线被偏置到负电压VeraC，源线接地，位线被偏置到负电压VeraB，掺杂阱接地。