[发明专利]半导体封装结构及其制法

说明书

技术领域

本发明涉及一种半导体封装结构及其制法，尤指一种嵌埋有半导体芯片的半导体封装结构及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，而在规格上仍需符合美国电子工程设计发展协会(Joint Electronic Device Engineering Council，简称JEDEC)规范，故封装方式相当重要。例如随机内存(Dynamic Random Access Memory，简称DRAM)的芯片因朝40奈米(nm)以下发展，其芯片尺寸越来越小，但封装后的面积仍需相同，使封装结构的用以接置电路板(PCB)的焊球间距(ball pitch)维持在0.8公厘(mm)，以符合JEDEC的标准，因而扩散型(fan-out)晶片尺寸封装是可采用的封装方法之一。又其中，第三代双倍资料率同步动态随机存取内存(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，简称DDR3 SDRAM)是一种目前最新的计算机内存规格，其常用的封装方式为开窗型球栅数组(Window BGA)。

请参阅图1，其为现有开窗型球栅数组的半导体封装结构的剖视图；如图所示，现有开窗型球栅数组的半导体封装结构包含封装基板10与半导体芯片11，其中该封装基板10具有至少一贯穿的开口100，而该半导体芯片11具有相对的作用面11a与非作用面11b，该作用面11a上具有多个电极垫111，且该半导体芯片11以其作用面11a接置于该封装基板10的一表面，并封住该封装基板10的开口100一端，然后借由打线连接(wire bonding)技术将多个金线12穿过该开口100，使该半导体芯片11的电极垫111电性连接至该封装基板10另一表面的电性接触垫13，并形成包覆该金线12的第一封装材料14，且于该封装基板10的表面上形成包覆该半导体芯片11的第二封装材料15，最后，于该封装基板10上的其余电性接触垫13上接置有焊球16，其中，该封装结构的整体高度(含焊球16)为1.1至1.2公厘。

然而，于前述半导体封装结构中，该半导体芯片11的电极垫111借由该金线12穿过该开口100以电性连接至该封装基板10另一表面的电性接触垫13，该金线12的长度较长而影响讯号传输效率；且由于近期国际黄金价格居高不下，使得应用金线12的封装件的成本大幅上升；除此之外，该半导体芯片11是接置于该封装基板10的开口100一端，并以该第一封装材料14与第二封装材料15覆盖该金线12及半导体芯片11，使得该半导体芯片11的散热不易，且整体封装件的厚度较大，不利于应用于可携式电子产品中。

因此，如何提出一种半导体封装结构及其制法，以避免现有开窗型球栅数组的半导体封装结构的散热性不佳、电性传输效率太低、与整体封装厚度过大，导致产品可靠度不佳或产品应用范围受限等问题，实已成为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装结构及其制法，有效改善现有半导体封装结构的厚度过厚与可靠度不佳的问题。

为达上述及其它目的，本发明揭露一种半导体封装结构，包括：半导体芯片，其具有相对的作用面与非作用面、形成于该作用面上的多个电极垫及多个形成于各该电极垫上的金属凸块；包覆该半导体芯片，并外露该作用面的封装层；形成于该作用面及与该作用面同侧的封装层的表面上，且具有多个外露各该金属凸块的布线图案开口区的介电层；形成于各该布线图案开口区中，且电性连接该金属凸块的线路层，该线路层延伸至形成于与该作用面同侧的封装层的表面上的介电层上；形成于该介电层与线路层上的绝缘保护层，且具有多个绝缘保护层开孔，以外露部分该线路层；以及设于与该非作用面同侧的该封装层的表面上的金属箔，且该金属箔的一表面上具有多个金属突起部，各该金属突起部贯穿该封装层以延伸至该半导体芯片的非作用面，以使该半导体芯片所产生的热传递至环境中。