[发明专利]天线校准链路的时延检测方法及装置

说明书

技术领域

本发明涉及一种天线校准链路的时延检测方法及装置，属于时分同步码分多址(Time Division-Synchronous Code Division Multiple Access，简称：TD-SCDMA)移动通信技术领域。

背景技术

TD-SCDMA移动通信系统是一个严格时间同步的系统，为了实现基于智能天线的波束赋形就需要进行天线校准。现天线校准链路是一个闭环系统，如图1所示，包括发射支路、接收支路和天馈部分，其中的发射支路和接收支路均分别具有中频通道和射频通道。除射频通道的延时基本可忽略不计外，中频通道和天馈部分的时延都是变化的。其中，受逻辑链路设计的影响，中频通道的时延并非固定不变，每次在复位或上电后可能会有一些抖动；另外，在天馈部分的射频信号在长跳线中的传输也会引起时延，例如，假设射频信号在射频线缆上的速度为2.4×108m/s，当跳线单程长度为47m时，环回时延将达到1/2码片，当跳线单程长度为94米时，环回时延则达到1码片。

可见，天线校准链路任何一部分的时延发生变化都会导致采样时刻偏离峰点，致使天线校准的精度恶化，从而严重影响了上、下行波束赋形的效果，最终大大降低了TD-SCDMA系统容量、影响系统性能，甚至导致用户无法正常接入。因此需要对天线校准链路的时延进行检测，以便进行相应补偿。

现有技术中，针对中频通道的时延，假设其固定不变而进行测量，这种方式的检测结果非常不准确；对于天馈部分由长跳线引起的时延，通常都由人工估算跳线长度，计算长跳线所产生的环回时延，手动配置参数进行时延补偿，这种方式耗时费力，效率较低。

发明内容

本发明提供一种天线校准链路的时延检测方法及装置，用以高效地实现对天线校准链路时延的准确检测。

本发明一方面提供一种天线校准链路的时延检测方法，其中包括：

由发射支路产生训练序列并由接收支路接收与该训练序列对应的接收序列；

根据所述训练序列与所述接收序列的互相关函数计算得到第一时延值；

根据所述训练序列与所述接收序列计算得到的单位冲激响应计算得到第二时延值；

根据所述第一时延值及所述第二时延值计算得到所述中频通道时延和所述天馈部分时延。

本发明另一方面提供一种天线校准链路的时延检测装置，其中包括：

训练模块，用于在发射支路产生训练序列并从接收支路接收与该训练序列对应的接收序列；

第一时延计算模块，用于根据训练模块产生的所述训练序列与训练模块接收的所述接收序列的互相关函数计算得到第一时延值；

第二时延计算模块，用于根据训练模块产生的所述训练序列与训练模块接收的所述接收序列计算得到的单位冲激响应计算得到第二时延值；

第三时延计算模块，用于根据第一时延计算模块计算得到的所述第一时延值及第二时延计算模块计算得到的所述第二时延值计算得到所述中频通道时延和所述天馈部分时延。

本发明可以分别得到中频通道时延和天馈部分时延，检测结果更加准确，并且无需人工参与，节省了人力，提高了效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有天线校准链路的结构示意图；

图2为本发明所述天线校准链路的时延检测方法实施例的流程图；

图3为图2中步骤110的可选流程图；

图4为图2中步骤120的可选流程图；

图5A～图5D为仿真结果示意图；

图6为本发明所述天线校准链路的时延检测装置的结构示意图；

图7为图6所示第一时延计算模块40的可选结构示意图；

图8为图6所示第二时延计算模块50的可选结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明所述天线校准链路的时延检测方法实施例的流程图，如图所示，包括如下步骤：