[发明专利]一种铜表面预处理的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种铜表面预处理的方法。

背景技术

随着集成电路中半导体关键尺寸的逐渐缩小，其集成度在不断的提高，后段的互联材料也逐渐由铝过渡到了铜；由于铜较铝具有更低的电阻率和更高的抗电迁移能力，因此，其在深亚微米技术中得到了广泛的应用。

现今，铜互联被广泛的应用在双大马士革结构工艺中，但是需要利用具有一定阻隔性能的介质层作为铜介质阻挡层。在淀积铜介质阻挡层之前，由于铜长时间暴露在空气中时，其表面会被氧化而生成氧化铜，过多的氧化铜对于半导体后续的加工造成了困难，并且有可能导致其可靠性能下降，所以需要对铜表面进行预处理，以除去氧化生成的氧化铜。

预处理一般是在等离子体的环境下，通入N₂/NH₃的混合气体于铜的表面，利用NH3的还原性将铜表面的氧化铜去除。然而，去除铜表面氧化铜的预处理其能力是有限的，如果铜表面暴露在空气中时间过长，则预处理效果则不明显。因此需要严格控制铜表面暴露在空气中的时间，该时间通常称为等候时间（Q-time）。

通过测定不同等候时间的晶片的层间击穿电压可以确定等候时间的最大值。图1为本发明背景技术中不同等候时间晶片的层间击穿电压值的示意图；如图1所示，通过测试不同铜等待时间的层间击穿电压发现，随着等待时间的增加，其击穿电压在不断的降低，而采用现有的预处理方法，当等待时间为4小时时，其击穿电压已经不能满足大于50V的测试需求，即等候时间的最大值小于4小时，而较短的等候时间增加了晶片加工生产中的难度。

发明内容

本发明公开了一种铜表面预处理的方法，其中，包括以下步骤：

步骤S1：于基底上形成具有铜互连线结构的双大马士革结构； 

步骤S2：采用包含NH₃/N₂的混合气体的等离子体去除铜互连线上被氧化生成的氧化层；

步骤S4：淀积介质阻挡层覆盖双大马士革结构；

其中，采用高低频电源混合进行步骤S2的反应，且其反应环境中压力（pressure）为2-3Torr，包含NH₃/N₂的混合气体中NH₃的体积比为2％-50％。

上述的铜表面预处理的方法，其中，高频射频（HF RF）频率为13.56MKHz，低频射频（LF RF）频率为400KHz。

上述的铜表面预处理的方法，其中，高频射频功率（HF RF power）为200-400W。

上述的铜表面预处理的方法，其中，低频射频功率（LF RF power）为100-300W。

上述的铜表面预处理的方法，其中，步骤S2的反应环境中温度（Temperature）为300-500℃。

上述的铜表面预处理的方法，其中，步骤S2的反应环境中双大马士革结构之间的间隔（spacing）在0.2-0.4inch。

上述的铜表面预处理的方法，其中，步骤S2的反应环境中采用1500-2000sccm的NH₃。

上述的铜表面预处理的方法，其中，步骤S2的反应环境中采用500-900sccm的N₂。

上述的铜表面预处理的方法，其中，步骤S2的反应时间（time）为10-30s。

综上所述，由于采用了上述技术方案，本发明提出一种铜表面预处理的方法，通过采用高低频射频混合电源，并相应增加等离子反应中NH₃的相对浓度，及降低反应环境的压力，使得在较低的反应压力下，对应于较长的平均自由程，从而等离子体中离子加速时间相对较长，离子速度较高，即去除氧化铜能力较强。

附图说明

图1为本发明背景技术中不同等候时间晶片的层间击穿电压值的示意图；

图2-6是本发明铜表面预处理的方法的结构流程示意图；

图7为本发明铜表面预处理的方法中不同等候时间晶片的层间击穿电压值的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图2-6是本发明一种铜表面预处理的方法的结构流程示意图；如图2-6所示，进行铜双大马士革结构互连工艺，本发明一种铜表面预处理的方法：

首先，在基底11上淀积层间介电层，光刻、刻蚀后形成铜互连线凹槽；淀积金属铜13充满上述铜互连线凹槽并覆盖剩余层间介电层12的上表面，形成如图2所示的结构。