[发明专利]闪存存储器及其制作方法、不同厚度栅极的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种嵌入式分离栅极闪存存储器及其制作方法，以及不同厚度栅极的形成方法。

背景技术

随机存储器，例如DRAM与SRAM，在使用过程中存在掉电后所存储的数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种嵌入式分离栅极闪存存储器。最近，基于浮栅概念的闪存由于其具有小的单元尺寸和良好的工作性能已成为最通用的嵌入式分离栅极闪存存储器。

其中，一种分离栅极快闪存储晶体管构造如图1，包括，分离栅极结构和相邻两分离栅极结构之间的可擦除栅1，以及分别位于两分离栅极结构相互远离侧面的字线2。其中，分离栅极结构从底向上包括浮栅3、绝缘层4、控制栅5、以及硬掩膜层6。在可擦除栅1、分离栅极结构之间，各有绝缘侧墙a、b以彼此隔离，在字线2外侧也有绝缘侧墙c。

通常，分离栅极式快闪存储器为实现一定功能，周围会存在外围电路(Periphery Circuit)，主要为逻辑电路，包括：高压晶体管与逻辑晶体管。分离栅极式快闪存储器的控制栅极电连接至字线，分离栅极式快闪存储器的源/漏区电连接至位线。该字线电连接至行译码器且位线电连接至读/写电路。行译码器用来选择多条字线中的一条且向被选中的字线施加字线电压。该字线电压为施加到字线用于执行读、写和/或擦除操作的电压。读/写电路用来选择多条位线中的一条并向被选中的位线施加位线电压。该位线电压为施加到位线用于执行写、擦除和/或读操作的电压。此外，读/写电路还电连接至被选中的字线和被选中的位线，可以通过被选中的位线输出存储单元的数据。该行译码器典型地包括至少一个高压晶体管，其被配置为控制字线的电压，而读/写电路典型地包括至少一个高压晶体管，其被配置为控制位线的电压。因此，高压晶体管的击穿特性应该具有能够承受该字线电压和位线电压。

通常来说，快闪存储器、高压晶体管、逻辑晶体管分别做在分立的集成芯片上，这样的方式中，整个存储器的运行速度会受到快闪存储器和外围电路间的信号传输带宽限制。

目前，现有技术中也有将存储器嵌入高压晶体管或将存储器嵌入逻辑晶体管的方法，但快速发展的电子产品市场依然期待着能有存储速度更快，晶体管密度更大，成本更低，集成芯片更小的存储器的制作方法。

发明内容

本发明的目的是提供一种密度增大，运行速度更快的快闪存储器。本发明的另一目的是提供一种制作上述快闪存储器的方法。本发明的又一目的是提供一种制作不同厚度栅极器件的方法。

为达到上述目的，本发明提供了一种嵌入式分离栅极闪存存储器的制作方法，所述嵌入式分离栅极闪存存储器包括形成有分离栅极闪存晶体管的存储区域、形成有高压晶体管的高压区域、形成有逻辑晶体管的逻辑区域，所述制作方法包括：

形成栅介质层；

在栅介质层上形成不同高度的栅极材料层，其中，位于存储区域的栅极材料层高于高压区域与逻辑区域的栅极材料层；

在栅极材料层上沉积第一氧化硅层；

利用掩模保护存储区域与高压区域，去除逻辑区域上的第一氧化硅层；

氧化裸露出来的逻辑区域的栅极材料形成第二氧化硅层，以降低逻辑区域内的栅极材料层的厚度；

去除存储区域、高压区域、逻辑区域上的第一氧化硅层或第二氧化硅层。

可选的，在栅介质层上形成不同高度的栅极材料层，包括：

在存储区域的栅介质层上形成分离栅极闪存晶体管的栅极结构；

淀积第一多晶硅层，所述第一多晶硅厚度为高压晶体管栅极厚度；

在第一多晶硅层上淀积第三氧化硅层，所述第三氧化硅层厚度不小于分离栅极闪存晶体管控制栅的栅极结构与高压晶体管栅极厚度之差；

利用掩模保护高压区域与逻辑区域，去除存储区域的第三氧化硅层；

淀积第二层多晶硅层；

以分离栅极闪存晶体管的栅极结构的顶层作为终止位置进行全局平坦化。

可选的，所述栅极结构从下至上包括依次形成于栅介质层的浮置栅极、第二绝缘层、控制栅极、硬掩膜层。

可选的，所述掩模为光刻胶图形。

可选的，所述的在裸露出来的逻辑区域上进行氧化形成第二氧化硅层的氧化工艺为干法氧化或湿法氧化，氧化后逻辑区域上的多晶硅厚度为逻辑晶体管的栅极厚度。

可选的，所述嵌入式分离栅极闪存存储器，在刻蚀掉存储区域、高压区域上的第一氧化硅层和逻辑区域上的第二氧化硅层后，利用光刻显影定义出分离栅极存储器晶体管的字线栅位置、高压晶体管所需的栅极位置及逻辑晶体管所需的栅极位置。