[发明专利]一种集成摆率增强电路的低压差线性稳压器

权利要求书

1.一种集成摆率增强电路的低压差线性稳压器，包括功率调整管、第一放大器、第二放大器、缓冲驱动电路和补偿电容，其中，缓冲驱动电路的同相输入端接基准电压源，反相输入端和缓冲驱动电路的输出端相接；第一放大器同相输入端接线性稳压器的输出，反相输入端接缓冲驱动电路输出端；第二放大器同相输入端接缓冲驱动电路输出端，反相输入端接接线性稳压器的输出；电流减法器的被减数端接第一放大器的输出端，减数端接第二放大器的输出端，电流减法器的输出端与功率调整管的栅极相连，功率调整管源极接外部的输入电源，漏极接线性稳压器的输出，补偿电容一端接线性稳压器的输出，另一端与电流减法器的被减数端相连，

其特征在于，还包括摆率增强电路，摆率增强电路的输入端接线性稳压器的输出，输出端接功率调整管的栅极。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述的摆率增强电路包括PMOS管M32、M33、M36、M39、M40、M43、M44、M47，NMOS管M34、M35、M37、M38、M41、M42、M45、M46，偏置电流源IB，电阻R1和电容C1，其中，电容C1一端作为所述摆率增强电路的输入端，接线性稳压器的输出，电容C1另一端接电阻R1一端、NMOS管M35的栅极和NMOS管M42的栅极，电阻R1的另一端接NMOS管M34的栅极和漏极；M34的栅极接PMOS管M33的漏极，PMOS管M32栅极接M32的漏极和M33的栅极，M32的源极和M33的源极都接外部的输入电源，M32的漏极接PMOS管M36的栅极和偏置电流源的一端，偏置电流源的另一端接地，NMOS管M34和M35的源极都接地，NMOS管M35的漏极接M36的漏极和NMOS管M37的漏极，PMOS管M36的源极接外部的输入电源，NMOS管M37的栅极接M37的漏极和NMOS管M38的栅极，M37和M38的源极都接地，M38的漏极接PMOS管M39的漏极，M39的栅极接M39的漏极和PMOS管M40的栅极，PMOS管M39和M40的源极都接外部的输入电源，PMOS管M40的漏极接NMOS管M41的漏极和NMOS管M45的栅极，NMOS管M41的栅极接第一偏置电压，M41的源极接地，M42的源极接地，M42的漏极接PMOS管M43的漏极和PMOS管M44的栅极，M43的栅极接第二偏置电压，PMOS管M43的源极接外部的输入电源，PMOS管M44的源极接外部的输入电源，M44的漏极接PMOS管M47的源极，M47的栅极接地，PMOS管M47的漏极接NMOS管M46的漏极并作为所述摆率增强电路的输出端，NMOS管M46的栅极接外部的输入电源，M46的源极接NMOS管M45的漏极，M45的源极接地。

3.根据权利要求1或2所述的低压差线性稳压器，其特征在于，所述的第一放大器包括PMOS管M1、M2、M3、M14和NMOS管M5、M6、M7、M8、M15、M16，第二放大器包括PMOS管M9、M2、M3、M4和NMOS管M5、M6、M7、M8、M10、M11；

其中，MOS管M2、M3、M5、M6、M7和M8为第一放大器和第二放大器共用，

具体连接关系为：PMOS管M1的栅极和PMOS管M2的栅极相接，PMOS管M3的栅极和PMOS管M14的栅极相接，M1的源极和M3的源极相连作为第一放大器同相输入端，M2的源极和M14的源极相连作为第一放大器反相输入端，M2的栅极接M2的漏极、NMOS管M5的漏极和NMOS管M6的漏极，M3的栅极接M3的漏极、NMOS管M7的漏极和NMOS管M8的漏极，M5、M6、M7、M8的源极都接地，M5的栅极和M8的栅极都接第三偏置电压，PMOS管M9的栅极和M2的栅极相接，M3的栅极和PMOS管M4的栅极相接，M9的源极和M3的源极相连并作为第二放大器的反相输入端，M2的源极和M4的源极相连作为第二放大器同相输入端，M6、M7的栅极与第四偏置电压相连，NMOS管M16的源极和NMOS管M15的源极都接地，M16的栅极和M15的栅极相接，M16的漏极和M1的漏极相接，并作为第一放大器的输出端，M15的漏极接M15的栅极和M14的漏极，NMOS管M10的源极和NMOS管M11的源极接地，M10的栅极和M11的栅极相接，M10的漏极接M10的栅极和M9的漏极，M11的漏极接M4的漏极，并作为第二放大器的输出端。