[发明专利]集成电路系统中小数乘法器的低功耗优化方法

说明书

技术领域

本发明属于电子技术领域，更进一步涉及集成电路技术领域中小数乘法器的低功耗优化方法。本发明基于正则有符号数字量算法(CSD)和霍纳算法(Horner Scheme)，可用于集成电路中含有小数乘法器的系统的低功耗优化设计。

背景技术

在数字电路设计中，减少冗余信号翻转是一种降低系统功耗的常见方法，但该方法需要在系统中增加额外的控制电路，这会使得系统引入该控制电路所带来的额外功耗和面积。

浪潮电子信息产业股份有限公司拥有的专利技术“一种用于SOC的动态多时钟低功耗AHB总线的设计方法”(申请号：CN200910014266.0，公告号：CN101493717)中公开了一种门控时钟设计方法，用来降低系统功耗。该方法的实现步骤是：引入多个AHB总线，将对工作频率要求不同的外设连接到不同的AHB总线上，对时钟频率不同的各个AHB总线通过AHB-AHB桥相连，以降低某些低速外设的时钟频率，从而降低其动态功耗；通过APB总线动态对多时钟门控寄存器进行读写，控制相应的门控时钟信号，打开需要工作的模块的门控时钟，关闭不需要工作模块的门控时钟。该方法的不足之处是，需要在系统中引入额外的AHB总线及AHB-AHB桥等控制逻辑来减少或降低时钟在不工作时的动态翻转，在降低系统动态功耗的同时引入了额外控制逻辑所带来的功耗和面积。

华为技术有限公司拥有的专利技术“一种动态共享存储器存储空间的实现方法”(申请号：CN200510066582.4，公告号：CN1855881)中公开了一种存储器分块访问的实现方法。该方法的实现步骤是：第一，将存储器的存储空间分成若干个存储分块，并为每个存储分块分配对应的地址指针信息；第二，当发生数据存储需求时，动态为其分配一条由一个或多个存储分块基于所述地址指针信息组成的数据存储分块链，并利用所述数据存储分块链进行数据的存储；第三，当所述的数据存储分块链中的存储分块无需存储数据时，则将其释放为可以分配给其他数据存储需求的存储分块。该方法的不足之处是，需要额外为存储分块分配地址指针，从而动态分配各存储分块的存储需求，因此在降低系统功耗的同时引入了额外地址指针所带来的功耗和面积。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种小数乘法器的低功耗优化方法。该方法基于正则有符号数字量算法(CSD)和霍纳算法(Horner Scheme)，两种算法相辅相承，同时作用于同一小数乘法器。对于含有小数乘法器的系统，本发明可以大幅降低其功耗和面积，同时不引入算法自身的逻辑单元。

为了实现上述目的，本发明的技术方案是将优化乘法器模块与系统分离，仅在系统中实例化，并替换系统中各小数乘法器。在乘法器模块内部，由类属参数传入的小数系数首先经过整数化处理；其次进行正则有符号数字量优化，将优化结果以常数序列表示，综合后，乘法器模块根据这些常数就可以转化为对应的加法器，而算法逻辑本身不会引入乘法器模块中，正则有符号数字量优化指标是综合后乘法器模块转化为加法器的数量；再次进行霍纳优化，针对各级加法器根据正则有符号数字量优化结果，缺省对下级加法运算无任何进位贡献的本级加法结果末位，从而降低各级加法结果位宽；最后将计算结果小数化处理并保持数据宽度后得到最终小数乘法结果。

本发明包括以下步骤：

(1)构建乘法器模块

用硬件描述语言构建乘法器模块实体，包括一个用于输入原小数乘法器系数的类属参数端口；两个用于输入被乘数与数据宽度的输入端口；一个用于输出最终乘法运算结果的输出端口。

(2)系数整数化处理

在乘法器模块内部，按照整数化处理公式X＝B(2ⁿ-1)，对由模块类属参数输入的小数乘法系数进行整数化处理，其中，X为二进制整数处理结果；B为小数乘法器系数；n为数据宽度。

(3)正则有符号数字量优化

对二进制整数处理结果由最低位向第n-1位搜索并做以下记录和处理：

3a)逢“1”则以两个变量分别记录其位置和符号；

3b)逢“0”则判断之前有没有连续的“1”存在：若有，取该连续“1”的补码，将位置变量中的最大连续值加1，与其对应的符号变量为正，位置变量中最小连续值保持不变，与其对应的符号变量为负，删除该两个位置变量之间的位置变量和所对应的符号变量，执行步骤3a)；若无，直接执行步骤3a)。

3c)搜索至整数处理结果的第n-1位，将所有位置变量和符号变量分别组成位置序列和符号序列。

(4)提取优化结果