[发明专利]模拟错误产生设备

说明书

技术领域

本文中讨论的实施例涉及以模拟方式产生在半导体装置的存储器中出现的软错误的模拟错误(simulated error)产生设备。

背景技术

近几年，随着半导体装置的配置变得越来越精细，半导体存储器电路的配置也已经变得非常精细。这导致以下情况的出现：半导体存储器电路的操作易于受到甚至非常小数量的外部能量的影响，从而导致由半导体存储器中的阿尔法射线或宇宙射线(中子射线)产生的软错误的问题。为了校正数据中的由诸如以上所述的软错误产生的错误，大容量存储器装置通常使用ECC电路来执行单比特错误校正。另外，随着半导体处理变得越来越精细，诸如微处理器中的缓冲存储器中的软错误以及由中子射线产生的多比特错误的出现之类的问题已经显现出来。

因此，必须采取应对软错误的对策，并且必须检验这些对策是否能够有效地应对软错误。为了执行这种检验，有必要以模拟方式产生软错误并检验这些操作。

在传统技术中，存在一种将模拟错误植入存储器中的方法。但是，这种方法要求存储器单元经由插座或者连接器被连接。另外，该方法不能被应用于与CPU相同的封装中所包括的缓冲存储器。

专利文献1：日本提前公开专利公开No.2004-21922。

发明内容

在下面的实施例中，提供了一种以模拟方式在半导体存储器中产生错误的模拟错误产生设备。

根据本实施例的一个方面的模拟错误产生设备包括：信息存储单元，该信息存储单元存储包括信息比特和冗余比特的数据；读取单元，该读取单元在不执行错误检测或错误校正的情况下，从信息存储单元中的任意设置的位置读取包括信息比特和冗余比特的数据；以及回写单元，该回写单元对包括信息比特和冗余比特的所读取的数据中的任意设置的比特位置处的至少一个比特进行反转，并且将比特反转后的数据写回信息存储单元中的原始地址。

根据下面的实施例，提供了一种在半导体存储器中产生相当于软错误的模拟错误的模拟错误产生设备。

附图说明

图1示出了使用根据本实施例的模拟错误产生设备的系统配置；

图2示出了模拟错误产生单元的配置；

图3说明了如何将错误信息写到缓冲存储器(第一部分)；

图4说明了如何将错误信息写到缓冲存储器(第二部分)；

图5示出了图2中所示的n进制计数器的配置；

图6A示出了图2中所示的具有最大和最小数的随机数生成器的配置；

图6B也示出了图2中所示的具有最大和最小数的随机数生成器的配置；

图7详细示出了图2中所示的多比特错误生成比例控制单元；

图8示出了产生作为模拟的多比特错误的三比特错误的模拟错误产生单元的配置；

图9详细示出了图8中所示的多比特错误生成比例控制单元；

图10示出了应用本实施例的多核信息处理设备的第一示例的配置；

图11示出了应用本实施例的多核信息处理设备的第二示例的配置；以及

图12详细示出了图11中所示的模拟错误产生单元93。

具体实施方式

软错误由阿尔法射线、宇宙射线(中子射线)、电源噪声等引起，并且具有如下特性：其作为对抗读信息的错误而进行工作，但是在该信息被写入后允许对该信息进行正常读取。在下面的实施例中，描述了以模拟方式在信息存储(存储器)单元中产生软错误的配置。通过以模拟方式产生软错误，可以确定设备中受软错误影响的范围，并且可以提供用于确认对抗错误的对策有效的手段。

换言之，在下面的实施例中，为了确认操作是否正被正常执行，并且预测在需要对抗由阿尔法射线、宇宙射线(中子射线)等产生的软错误的对策的信息处理设备中的实际操作条件下出现错误的可能性，错误被以模拟方式在存储器中产生。

图1示出了使用根据本实施例的模拟错误产生设备的系统配置。

图1中由虚线包围的部分一般由半导体芯片10配置而成，并且主存储器11被连接到半导体芯片10。模拟错误产生单元12在CPU 13没有访问缓冲存储器14或者主存储器11的时间段期间周期性地产生模拟错误。换言之，模拟错误产生单元12从主存储器11和缓冲存储器14读取包括冗余比特的信息，而不执行错误校正或错误检测。然后，模拟错误产生单元12对所读取的数据中的随机选择的一个比特或两个以上比特进行反转，并且将数据写回原始地址。当该操作被执行时，对包括冗余比特的所读取的数据中的比特进行反转的结果被写入，而不写入从ECC生成电路15或者奇偶校验生成电路16输出的数据。