[发明专利]具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元

权利要求书

1.一种非易失性存储器单元，包括：

具有顶面的第一导电类型的半导体衬底；

所述衬底中沿所述顶面的第二导电类型的第一区域；

所述衬底中沿所述顶面的所述第二导电类型的第二区域，与所述第一区域间隔开；

所述第一区域与所述第二区域之间的沟道区；

字线栅，定位在所述沟道区的第一部分之上，与所述第一区域紧邻，所述字线栅通过第一绝缘层与所述沟道区间隔开；

定位在所述沟道区的另一部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；

定位在所述浮栅的上表面之上并且通过第三绝缘层与其绝缘的耦合栅，所述耦合栅具有下表面，所述下表面的轮廓沿用所述浮栅的所述上表面的轮廓；以及

定位成与所述浮栅的第二侧壁相邻的擦除栅，所述擦除栅定位在所述第二区域之上并且与其绝缘。

2.如权利要求1所述的存储器单元，其中，所述浮栅的所述上表面具有类似台阶的非平坦轮廓。

3.如权利要求2所述的存储器单元，其中，所述擦除栅在所述浮栅的一部分之上突出。

4.如权利要求2所述的存储器单元，其中，所述第一侧壁比所述第二侧壁要高。

5.如权利要求2所述的存储器单元，其中，所述第二侧壁比所述第一侧壁要高。

6.一种非易失性存储器单元阵列，包括：

具有顶面的第一导电类型的半导体衬底；

以具有多行和多列的阵列所设置的多个存储器单元，所述存储器单元的每个包括：所述衬底中沿所述顶面的第二导电类型的第一区域；所述衬底中沿所述顶面的第二导电类型的第二区域，在列方向与所述第一区域间隔开，在所述第一区域与所述第二区域之间具有沟道区，所述沟道区的每个具有第一部分和第二部分，其中所述第一部分与所述第一区域紧邻；

字线栅，沿垂直于所述列方向的行方向延伸，定位在多个沟道区的所述第一部分之上，所述字线栅通过第一绝缘层与各沟道区间隔开；

定位在各沟道区的所述第二部分之上的浮栅，所述浮栅具有通过第二绝缘层与所述沟道区分隔的下表面以及与所述下表面相对的上表面；所述浮栅具有与所述字线栅相邻但分隔的第一侧壁以及与所述第一侧壁相对的第二侧壁，其中所述上表面具有从所述第一侧壁到所述第二侧壁的非平坦轮廓；

耦合栅，沿所述行方向延伸，定位在多个浮栅的所述上表面之上并且通过第三绝缘层与其绝缘，所述耦合栅具有下表面，所述下表面的轮廓沿用所述浮栅的所述上表面的轮廓；以及

擦除栅，沿所述行方向延伸于多列，并且定位成与多个浮栅的所述第二侧壁相邻，所述擦除栅定位在所述第二区域之上并且与其绝缘。

7.如权利要求5所述的阵列，其中，所述第二区域沿所述行方向延伸于多列。

8.如权利要求7所述的阵列，其中，所述浮栅的每个的所述上表面具有类似台阶的非平坦轮廓。

9.如权利要求8所述的阵列，其中，所述擦除栅在所述多个浮栅中的每个的一部分之上突出。

10.如权利要求8所述的阵列，其中，各浮栅的所述第一侧壁比所述浮栅中的每个的所述第二侧壁要高。

11.如权利要求8所述的阵列，其中，各浮栅的所述第二侧壁比各浮栅的所述第一侧壁要高。