[发明专利]层叠陶瓷电子部件

说明书

技术领域

本发明涉及层叠陶瓷电子部件，特别是涉及具有适于陶瓷层的薄层化以及多层化的构造的层叠陶瓷电子部件。

背景技术

近年来，便携式电话、笔记本电脑、数码照相机、数字视频设备等的小型便携式电子设备的市场不断扩大。在这些便携式电子设备中，小型化不断进展，另一方面，同时高性能化也在不断进展。这些便携式电子设备中搭载了大量的层叠陶瓷电子部件，并对这些层叠陶瓷电子部件要求高性能化，例如，对层叠陶瓷电容器要求大容量化。对应该要求，在层叠陶瓷电容器中，陶瓷层的薄型化不断进展，由此陶瓷层的层叠片数也有增加的倾向。

通常，在制造层叠陶瓷电子部件时，在烧制后，在成为陶瓷层的陶瓷生片上印刷内部电极图案，层叠陶瓷生片以使得内部电极图案在规定的方向上错开，并层叠主组件(mother block)，将主组件切割成规定尺寸，由此切割出生芯片(green chip)。

在该制造方法中，为了不因层叠错位或切割错位而导致在生芯片侧面露出内部电极图案，需要在生芯片侧面和内部电极图案的侧边之间确保侧隙(side gap)区域的裕量。但是，在发展层叠陶瓷电子部件的小型化的情况下，侧隙区域的面积相对于内部电极的面积的比例变大，则该变大的部分就不得不降低层叠陶瓷电容器的容量。

针对该问题，在专利文献1中，记载了如下技术：准备内部电极的两侧端缘在层叠体侧面露出的层叠体，通过在该层叠体侧面粘贴陶瓷生片来形成侧隙区域，能实现层叠电容器的小型化以及大容量化。

但是，在专利文献1所记载的技术中，在粘贴陶瓷生片前的层叠体中，由于没有侧隙区域，因此在层叠方向上陶瓷层彼此密切接触的部位变少，由此，容易产生分层(delamination)。并且，本发明的发明者发现：特别是在外层(未形成内部电极的上下的陶瓷层)附近的内部电极引出部的拐角(切割后在生芯片的拐角部露出的部分)中，变得容易产生分层。

推测这是因为在将主组件切断为规定的尺寸时应力容易集中，粘结面积较小的拐角部容易成为产生分层的起点。

另外，同样的问题并不限于层叠陶瓷电容器，在层叠陶瓷电容器以外的层叠陶瓷电子部件中也会遇到。

【专利文献】

专利文献1：JP特开平6-349669号公报

发明内容

因此，本发明的目的在于要提供一种能解决上述的问题的层叠陶瓷电子部件。

本发明面向层叠陶瓷电子部件，该层叠陶瓷电子部件具备：部件主体，其具有彼此对置的1对主面、彼此对置的1对侧面、彼此对置的1对端面，且沿着侧面和端面之间的棱线形成带有圆形的倒棱部，并且部件主体具有多个陶瓷层和多对内部电极，其中，多个陶瓷层在主面方向上延伸且在和主面正交的方向上层叠，多对内部电极沿着陶瓷层间的界面形成且具有在1对端面中的任一端面露出的露出端，并不在侧面露出；和外部电极，其形成在部件主体的至少1对端面上，以和内部电极的各露出端电连接。

上述内部电极具有：对置部，其具有与侧面平行的1对侧边，并且隔着陶瓷层和其它的内部电极对置；和引出部，其从对置部被引出到端面，在其端部形成露出端。

本发明为了解决前述的技术课题，特征在于，从连接侧面间的宽度方向观察，上述引出部的露出端的宽度比上述对置部的宽度形成得窄，由此，在引出部的两侧并且在引出部的侧边和侧面之间，形成裕量区域，在该各裕量区域形成伪电极，在对置部的与侧面对置的侧边的延长线和引出部的和侧面对置的侧边之间所夹持的区域中，伪电极被配置为不碰到与侧面对置的侧边的延长线上。

优选的是，伪电极的侧面侧的侧边和与该侧边对置的侧面之间的间隔，比伪电极的引出部侧的侧边和与该侧边对置的引出部的侧边之间的间隔要宽。

另外，优选的是，各伪电极由在与侧面平行的方向上线状延伸的多个电极片构成。

【发明效果】

根据本发明，通过使内部电极的引出部的宽度比对置部的宽度窄，能使内部电极的引出部的拐角(切割后露出生芯片的拐角部的部分)向内侧退避。因此，能抑制切断时应力集中的影响所引起的分层。

另外，在形成于内部电极的引出部的两侧的裕量区域中，由于陶瓷层彼此密切接触，因此这样也能贡献于分层的抑制。

另一方面，上述裕量区域成为未形成内部电极的区域，再次直面高低差的问题。但是，根据本发明，由于在裕量区域形成伪电极，因此能通过伪电极消除或减轻上述高低差问题。