[发明专利]处理半导体器件的方法及半导体器件

说明书

技术领域

本发明涉及半导体器件领域技术，尤其涉及处理半导体器件的方法及半导体器件。

背景技术

垂直双扩散金属氧化物半导体晶体管VDMOS器件的元胞密度最直接影响着VDMOS器件的芯片总面积、单位面积芯片导通电流的能力，也与芯片制造成本关系最大。

目前，沟槽型VDMOS器件的制造工艺中，制作SRC(源)区、CONT(接触孔)，均需要在沟槽trench之间制作出相应的光刻图形，由于光刻图形本身有一定的套准精度偏差、光刻胶图形本身具有一定的尺寸，所以沟槽之间的间距不能太近，这样导致半导体器件的元胞的尺寸不能太小。

如图1所示，为进行源区光刻的示意图，光刻时的源区光刻胶块101需要位于两个沟槽102的中间位置。源区光刻胶块过于左偏/右偏都会造成制作源区时源区位置异常，如图2所示，为源区图形过于左偏造成源区光刻胶块101过于左偏，进而造成源区103位置异常的示意图。并且，光刻时源层对沟槽层图形也有套准偏差。所以，两个沟槽之间必须要保持一定的距离。

如图3所示，为制作接触孔的示意图，接触孔104需要位于两个沟槽102中间位置。如图4所示，接触孔104过于左偏/右偏时，会造成栅极G、源极S短路。并且光刻时，接触孔层对沟槽层图形，也有套准偏差。所以两个沟槽之间必须要保持一定的距离。

综上，由于两个沟槽之间必须要保持一定的距离，从而导致元胞的尺寸较大，芯片导通电流的能力较差，制作成本较高。

发明内容

本发明实施例提供了一种处理半导体器件的方法及半导体器件，由于省略了源区光刻和接触孔光刻过程，从而节约了成本，而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

本发明实施例提供了一种半导体器件的处理方法，该方法包括：

在衬底的外延层上表面形成初始氧化层后，对所述外延层进行刻蚀形成沟槽；

所述沟槽内表面形成栅极氧化层后，对所述外延层进行多晶硅生长；

回刻所述多晶硅后，所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面；

进行介质层淀积，所述初始氧化层表面覆盖的介质层与所述沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；

去除所述外延层表面的所述介质层和初始氧化层后，进行金属层生长。

相应的，本发明实施例提供了一种半导体器件，包括：

位于衬底上表面的外延层；

位于所述外延层内的体区；

位于所述体区内的源区；

位于所述源区、体区和外延层内的沟槽，所述沟槽内表面具有栅极氧化层，所述沟槽内具有多晶硅和位于所述多晶硅上方的介质层；

位于所述外延层上表面的金属层。

本发明实施例提供了一种处理半导体器件的方法及半导体器件，用于在衬底的外延层上表面形成初始氧化层后，对所述外延层进行刻蚀形成沟槽；所述沟槽内表面形成栅极氧化层后，对所述外延层进行多晶硅生长；回刻所述多晶硅后，所述沟槽内的多晶硅顶端平面低于所述沟槽的顶端平面；进行介质层淀积，所述初始氧化层表面覆盖的介质层与所述沟槽内的多晶硅表面覆盖的介质层在垂直方向具有高度差；去除所述外延层表面的所述介质层和初始氧化层后，进行金属层生长。使用本发明实施例提供的处理半导体器件的方法及半导体器件，通过改进工艺流程，在沟槽内填充的多晶硅顶端平面低于沟槽顶端平面，进而使得介质层沉积到沟槽内，再将外延层表面的所有物质去除，使得源区显露出来再沉积金属层。省略了源区光刻和接触孔光刻过程，节约了成本。而且缩小了相邻沟槽之间的距离，缩小了元胞的尺寸，进而提高芯片导通电流的能力。

附图说明

图1为现有技术中源区光刻示意图；

图2为现有技术中源区光刻胶块位置偏离造成源区位置异常的示意图；

图3为现有技术中制作接触孔的示意图；

图4为现有技术中刻蚀接触孔位置偏离造成器件短路的示意图；

图5为本发明实施例中半导体器件的结构示意图；

图6为本发明实施例中处理半导体器件的方法流程示意图；

图7为本发明另一实施例中处理半导体器件的方法流程示意图；

图8a-图8j为本发明实施例中处理半导体器件的过程示意图。

具体实施方式

下面结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。