[发明专利]一种提升铜互连技术中抗电迁移特性的方法

说明书

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种提升铜互连技术中抗电迁移特性的方法。

背景技术

随着半导体器件特征尺寸的不断缩小，芯片面积持续增大，人们面临着如何克服由于连线长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题，这已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟 , 现已采用了多种措施。

与传统的铝相比，铜具有以下优点：第一，铜的电阻率更小 (Cu: 1.7μ?/cm,  Al: 3μ?/cm)。第二，铜互连线的寄生电容比铝互连线小。由于铜的电阻率比铝低，导电性好，在承受相同电流时，铜互连线横截面积比铝互连线小，因而相邻导线间的寄生电容小，信号串扰也小。铜互连线的时间参数RC比铝互连小，信号在铜互连线上传输的速度也比铝互连快，这对高速IC是很有利的。第三，铜互连线的电阻小，使得铜互连线上功耗比铝互连小。第四，铜的抗电迁移率比铝好（Cu<10⁷A/cm²，Al<10⁶A/cm²),不会因为电迁移产生连线空洞，从而提高了器件可靠性。因此，采用金属Cu作为互连金属能够使器件具有更高的可靠性。目前，最佳的集成电路互连线系统是Cu/low-k （低介电常数）介质互连系统,与传统的互连线系统相比,Cu/low-k介质互连系统具有金属互连线层数目少、芯片速度高、功耗低、制造成本低、高抗电迁移性能等优势。

但是，随着半导体器件特征尺寸的持续缩小，Cu/low-k介质互连系统中对铜的抗迁移特性提出了越来越高的要求。在铜互连线上制备一层硅化物覆盖层是一种有效解决抗电迁移率问题的手段，但是在高温条件下，硅在铜中具有的极高的扩散系数会导致互连线电阻的大幅增加，这使得选择合适的覆盖层以及开发适当的互连工艺成为工业界目前急需解决的问题。

发明内容

本发明的目的在于提出一种合适的铜互连线的覆盖层的制造方法，以便在不增加互连线电阻的同时提升铜互连线的抗电迁移特性。

本发明提出的提升铜互连线的抗电迁移特性的方法，具体步骤包括：

提供一个半导体衬底；

利用通常的标准CMOS工艺完成前道MOS器件的制备；

形成第一层绝缘介质；

光刻、刻蚀定义出互连位置；

形成扩散阻挡层；

形成铜互连线；

在铜互连线上制备覆盖层；

刻蚀部分用于后续互连的所述铜互连线上的覆盖层；

利用双镶嵌工艺形成后续铜互连线结构；

在后续形成的铜互连线上制备覆盖层。

进一步地，所述的第一层绝缘介质为氧化硅、氮化硅或者为氟硅玻璃等低k介质材料。

更进一步地，所述的在铜互连线上制备覆盖层的具体步骤为：

在铜互连线上形成第一材料层；

高温退火形成含铜化合物覆盖层；

刻蚀掉剩余的第一材料层。

其中，所述的第一材料为硅或者锗。

进一步地，为了提高性能，在铜互连线上形成所述的含铜化合物覆盖层之后，通过氮化工艺形成新的含氮和铜的化合物覆盖层。

附图说明

图1至图8为利用本发明所提供的提升铜互连线的抗电迁移特性的方法来制备COMS器件的工艺流程图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。

本发明所提出的提升铜互连线的抗电迁移特性的方法可以适用于不同MOS器件的后道互连结构中，以下所叙述的是在22纳米工艺中制备CMOS器件的铜互连线的CuSiN覆盖层为实施例的工艺流程。