[发明专利]一种基于混值的六值绝热异步加减法计数器单元及计数器

说明书

技术领域

本发明涉及一种加减法计数器，尤其是涉及一种基于混值的六值绝热异步加减法计 数器单元及计数器。

背景技术

国际上对开发高信息密度数字逻辑系统，增强其信息处理能力的研究相当重视，其 中一个重要的研究方向就是多值逻辑。多值逻辑电路不仅能增加单线携带信息的能力， 提高数字电路的信息密度，而且可以减少集成电路的芯片面积和引脚数，降低生产成本。 以往对多值逻辑电路的研究大多侧重于三值或四值逻辑电路，而对六值逻辑电路的研究 则相对较少，然而直接设计六值逻辑电路不仅需要较高的电源电压，而且对MOS管的 阈值检测相当困难，因此研究低功耗且工作可靠性高的六值逻辑电路具有现实意义。

发明内容

本发明所要解决的技术问题是提供一种在保证具有正确的逻辑功能的前提下，能够 有效降低功耗，提高集成电路工作可靠性的基于混值的六值绝热异步加减法计数器单元 及计数器。

本发明解决上述技术问题所采用的技术方案为：一种基于混值的六值绝热异步加减 法计数器单元，包括六值绝热右移门和六值绝热D触发器，所述的六值绝热右移门包括 第一信号采样电路、第一互补信号采样电路、二值绝热右移门和三值绝热右移门，所述 的第一信号采样电路主要由第一NMOS管和第二NMOS管组成，所述的第一NMOS管 的源极为所述的六值绝热右移门的二值采样信号输入端，用于接入二值采样信号，所述 的第一NMOS管的漏极输出所述的二值采样信号的采样值，所述的第二NMOS管的源 极为所述的六值绝热右移门的三值采样信号输入端，用于接入三值采样信号，所述的第 二NMOS管的漏极输出所述的三值采样信号的采样值，所述的第一互补信号采样电路 主要由第三NMOS管和第四NMOS管组成，所述的第三NMOS管的源极为所述的六值 绝热右移门的三值互补采样信号输入端，用于接入三值互补采样信号，所述的第三 NMOS管的漏极输出所述的三值互补采样信号的采样值，所述的第四NMOS管的源极 为所述的六值绝热右移门的二值互补采样信号输入端，用于接入二值互补采样信号，所 述的第四NMOS管的漏极输出所述的二值互补采样信号的采样值，所述的第一NMOS 管的栅极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第四 NMOS管的栅极并接于钟控时钟信号输入端，接入幅值电平对应逻辑2的钟控时钟信号， 所述的二值绝热右移门主要由第一PMOS管、第二PMOS管、第五NMOS管、第六 NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一 NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管组成，所述的第六 NMOS管的漏极、所述的第八NMOS管的漏极、所述的第十二NMOS管的漏极、所述 的第十三NMOS管的漏极、所述的第一PMOS管的漏极和所述的第二PMOS管的漏极 连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第六NMOS管的源极与所述 的第五NMOS管的漏极连接，所述的第八NMOS管的源极与所述的第七NMOS管的漏 极连接，所述的第十二NMOS管的源极与所述的第十一NMOS管的漏极连接，所述的 第十三NMOS管的源极与所述的第十四NMOS管的漏极连接，所述的第八NMOS管的 栅极和所述的第十三NMOS管的栅极均接入所述的第一信号采样电路中接入的二值采 样信号的采样值，所述的第五NMOS管的栅极和所述的第十四NMOS管的栅极均接入 所述的第一信号采样电路中接入的三值采样信号的采样值，所述的第六NMOS管的栅 极和所述的第十二NMOS管的栅极均接入所述的第一互补信号采样电路中接入的二值 互补采样信号的采样值，所述的第七NMOS管的栅极和所述的第十一NMOS管的栅极 均接入所述的第一互补信号采样电路中接入的三值互补采样信号的采样值，所述的第五 NMOS管的源极、所述的第七NMOS管的源极、所述的第一PMOS管的源极、所述的 第九NMOS管的漏极、所述的第二PMOS管的栅极和所述的第十NMOS管的栅极并接 于所述的六值绝热右移门的二值信号输出端，所述的第十一NMOS管的源极、所述的 第十四NMOS管的源极、所述的第二PMOS管的源极、所述的第十NMOS管的漏极、 所述的第一PMOS管的栅极和所述的第九NMOS管的栅极并接于所述的六值绝热右移 门的二值互补信号输出端，所述的第九NMOS管的源极和所述的第十NMOS管的源极 均接地，所述的三值绝热右移门主要由第十五NMOS管、第十六NMOS管、第十七NMOS 管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第 三PMOS管和第四PMOS管组成，所述的第十五NMOS管的漏极和所述的第二十一 NMOS管的漏极连接且接入幅值电平对应逻辑1的功率时钟信号，所述的第十七NMOS 管的漏极、所述的第二十NMOS管的漏极、所述的第三PMOS管的漏极和所述的第四 PMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第十七NMOS 管的源极与所述的第十六NMOS管的漏极连接，所述的第十七NMOS管的栅极和所述 的第二十NMOS管的栅极均接入所述的第一信号采样电路中接入的三值采样信号的采 样值，所述的第十五NMOS管的栅极、所述的第十六NMOS管的栅极和所述的第二十 一NMOS管的栅极均接入所述的第一互补信号采样电路中接入的三值互补采样信号的 采样值，所述的第十五NMOS管的源极、所述的第十六NMOS管的源极、所述的第三 PMOS管的源极、所述的第十八NMOS管的漏极、所述的第四PMOS管的栅极和所述 的第十九NMOS管的栅极并接于所述的六值绝热右移门的三值信号输出端，所述的第 二十NMOS管的源极、所述的第二十一NMOS管的源极、所述的第四PMOS管的源极、 所述的第十九NMOS管的漏极、所述的第三PMOS管的栅极和所述的第十八NMOS管 的栅极并接于所述的六值绝热右移门的三值互补信号输出端，所述的第十八NMOS管 的源极和所述的第十九NMOS管的源极均接地，所述的六值绝热D触发器包括二值绝 热D触发器和三值绝热D触发器，所述的二值绝热D触发器主要由第二十二NMOS管、 第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、 第二十七NMOS管、第五PMOS管和第六PMOS管组成，所述的第二十二NMOS管的 漏极与所述的第二十三NMOS管的栅极连接，所述的第二十五NMOS管的漏极与所述 的第二十六NMOS管的栅极连接，所述的第二十二NMOS管的栅极和所述的第二十五 NMOS管的栅极均接入幅值电平对应逻辑2的钟控时钟信号，所述的第二十二NMOS 管的源极为所述的六值绝热D触发器的二值信号输入端，所述的第二十五NMOS管的 源极为所述的六值绝热D触发器的二值互补信号输入端，所述的第二十三NMOS管的 漏极、所述的第二十六NMOS管的漏极、所述的第五PMOS管的漏极和所述的第六 PMOS管的漏极且接入幅值电平对应逻辑2的功率时钟信号，所述的第二十三NMOS 管的源极、所述的第五PMOS管的源极、所述的第二十四NMOS管的漏极、所述的第 六PMOS管的栅极和所述的第二十七NMOS管的栅极并接于所述的六值绝热D触发器 的二值信号输出端，所述的第二十六NMOS管的源极、所述的第六PMOS管的源极、 所述的第二十七NMOS管的漏极、所述的第五PMOS管的栅极和所述的第二十四NMOS 管的栅极并接于所述的六值绝热D触发器的二值互补信号输出端，所述的第二十四 NMOS管的源极和所述的第二十七NMOS管的源极均接地，所述的三值绝热D触发器 主要由第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS 管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS 管、第三十六NMOS管、第三十七NMOS管、第七PMOS管和第八PMOS管组成，所 述的第二十八NMOS管的漏极与所述的第三十七NMOS管的栅极连接，所述的第三十 二NMOS管的漏极与所述的第三十六NMOS管的栅极连接，所述的第二十八NMOS管 的栅极和所述的第三十二NMOS管的栅极均接入幅值电平对应逻辑2的钟控时钟信号， 所述的第二十八NMOS管的源极为所述的六值绝热D触发器的三值信号输入端，所述 的第三十二NMOS管的源极为所述的六值绝热D触发器的三值互补信号输入端，所述 的第三十NMOS管的源极与所述的第二十九NMOS管的漏极连接，所述的第三十四 NMOS管的源极与所述的第三十三NMOS管的漏极连接，所述的第三十NMOS管的漏 极和所述的第三十四NMOS管的漏极连接且接入幅值电平对应逻辑1的功率时钟信号， 所述的第三十七NMOS管的漏极、所述的第七PMOS管的漏极、所述的第八PMOS管 的漏极和所述的第三十六NMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟 信号，所述的第二十九NMOS管的源极、所述的第三十七NMOS管的源极、所述的第 七PMOS管的源极、所述的第三十一NMOS管的漏极、所述的第八PMOS管的栅极和 第三十五NMOS管的栅极并接于所述的六值绝热D触发器的三值信号输出端，所述的 第三十三NMOS管的源极、所述的第三十六NMOS管的源极、所述的第八PMOS管的 源极、所述的第三十五NMOS管的漏极、所述的第七PMOS管的栅极和所述的第三十 一NMOS管的栅极并接于所述的六值绝热D触发器的三值互补信号输出端，所述的第 三十一NMOS管的源极和所述的第三十五NMOS管的源极均接地，所述的六值绝热右 移门的二值信号输出端与所述的六值绝热D触发器的二值信号输入端连接，所述的六值 绝热右移门的二值互补信号输出端与所述的六值绝热D触发器的二值互补信号输入端 连接，所述的六值绝热右移门的三值信号输出端与所述的六值绝热D触发器的三值信号 输入端连接，所述的六值绝热右移门的三值互补信号输出端与所述的六值绝热D触发器 的三值互补信号输入端连接，所述的六值绝热右移门的二值采样信号输入端与所述的六 值绝热D触发器的二值信号输出端并接于第一加法计数输出端，所述的六值绝热右移门 的二值互补采样信号输入端与所述的六值绝热D触发器的二值互补信号输出端并接于 第一减法计数输出端，所述的六值绝热右移门的三值采样信号输入端与所述的六值绝热 D触发器的三值信号输出端并接于第二加法计数输出端，所述的六值绝热右移门的三值 互补采样信号输入端与所述的六值绝热D触发器的三值互补信号输出端并接于第二减 法计数输出端。