[发明专利]一种复位控制装置和方法

说明书

技术领域

本发明涉及电子信息系统的复位技术，尤其涉及一种复位控制装置和复位控制方法。

背景技术

在目前的电子信息系统中，通常需要复位处理。复位(RESET)，即在系统启动时，将系统设置为初始状态。当复位完成，系统再从初始状态转变为工作状态。对于电子信息系统，复位操作一般包括：将芯片的寄存器值恢复为默认设置；将中央处理单元(CPU，Central Process Unit)置于空闲状态；以及将数据、指令缓存清空等一系列操作。复位操作对电子信息系统，尤其是通信设备相当重要。只有这样，才能使得系统从一个可预知的状态启动，进入可控状态。

在电子电路中，复位一般分为两种：软件复位和硬件复位。软件复位主要针对具有CPU的，并通过复位指令实现CPU复位；当CPU读取到一条复位的指令时，CPU将强制执行初始化操作，使得系统进入初始化状态。硬件复位是对具有逻辑功能的芯片或者CPU，通过外围电路将特定的引脚(一般是复位引脚)设置为逻辑0或者逻辑1，强制芯片或系统进入初始化状态。本发明所提到的“复位”，除非特别说明，都是指硬件复位。

机架式通信设备如路由器器、交换机等，一般由多张线卡、交换卡和主控卡协同工作。有时线卡内又包括1～2张子卡。线卡负责卡内接口的数据转发；交换卡负责线卡间的数据转发，主控卡负责各张板卡的管理控制，包括数据转发路径的控制、工作状态等。每张板卡都有包含有大规模集成电路，具有逻辑处理功能，如CPU、现场可编程门阵列(FPGA)、物理层芯片(PHY)等。系统上电时，为保证各张板卡(包括主控卡)从可知的状态开始运行，需要在上电时为板卡提供复位功能，该复位操作称为上电复位。当系统正常工作时，由于偶然的原因，除主控卡以外的某一张板卡或者子卡出现死机时，需要由主控卡提供单独的复位控制，该复位操作称为受控复位。

目前对于上电复位目前的操作方式一般用RC电路复位或者采用专用的复位芯片，如采用PTM7809实现上电复位。RC电路的复位时间受环境因素、芯片本生寄生参数影响较大，复位时间不易控制；对于采用专用复位芯片的方法，当有多个芯片需要复位时，需要多个芯片，或者需要增加缓冲器(buffer)，因此该方法会增加成本，且各个芯片的复位顺序和复位时间难以可控。

目前对于受控复位的操作方式一般由主控卡的控制逻辑引出多跟复位线，接到每一张板卡，实现复位。但是这种方法耗费了背板和板卡宝贵的插件资源，且传距离传输远，抗干扰能力弱，可控性较弱。或者，受控复位目前也可以采用主控卡CPU引出低速总线(如I2C)连接到其它各张板卡的CPU或者接收电路，再通过看门狗电路提供单板复位。但是这种方法消耗CPU资源，且不能实现通过主控卡完成某一子卡、或者单板内某一部分电路的复位；如果采用单板内部CPU提供板内复位，就又会消耗CPU一部分接口资源，且不能实现系统统一管理，可控性较弱。

总之，现有技术中还没有一种方案可以较低的成本和资源消耗实现可控性较高的复位操作。

发明内容

有鉴于此，本发明的主要目的在于提供一种复位控制装置和方法，以较低的成本和资源消耗，实现可控性较高的复位操作，

本发明的技术方案是这样实现的：

一种复位控制装置，包括：复杂可编程逻辑器件CPLD，其通用输入输出GPIO引脚连接到被复位器件的复位引脚上；该CPLD中包括：

复位指令检测模块，用于检测接收复位指令；

复位信号输出控制模块，用于根据检测到的复位指令为驱动，控制所述GPIO引脚输出对应的复位信号，同时启动定时器，在定时器计时结束时控制所述GPIO引脚输出对应的非复位信号；

定时器，用于根据设置的复位时长进行计时。

优选的，所述复位指令检测模块中包括：第一模拟总线接口和/或第二模拟总线接口；所述第一模拟总线接口通过总线与该CPLD本地板卡的CPU连接，用于检测接收本地板卡CPU发出的复位指令；所述第二模拟总线接口通过总线与机架式设备中主控板CPU连接，用于检测接收主控板CPU发出的复位指令。

优选的，所述复位指令检测模块中包括上电启动接口，用于检测CPLD的上电情况，在上电启动后根据要求自动发送复位指令。

优选的，所述CPLD的各GPIO引脚与被复位器件的复位引脚之间进一步串接一第一电阻。

优选的，所述被复位器件的复位引脚用一第二电阻接地。