[发明专利]铜互连线的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种铜互连线的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件稳定性。

图1～图5为现有技术铜互连线形成方法的剖面结构示意图。

参考图1，提供半导体衬底100，在所述半导体衬底100上形成有介质层101，所述介质层101中形成有开口102，所述开口露出所述半导体衬底100。

然后，参考图2，在所述半导体衬底100上形成覆盖所述介质层101表面和所述开口102侧壁和底部的扩散阻挡层103。所述扩散阻挡层103材料为氮化钽和钽，所述扩散阻挡层103厚度为7～10纳米。

参考图3，在所述半导体衬底100上形成铜籽晶层(Seed Layer)104，所述铜籽晶层104覆盖所述扩散阻挡层103表面。所述铜籽晶层104的形成方法可以是化学气相沉积(CVD)或物理气相沉积(PVD)，铜籽晶层104的厚度为2～4纳米。

参考图4，将所述半导体衬底100放入电镀设备中，在所述铜籽晶层104上电镀形成铜金属层105，所述铜金属层105填满所述开口102(图3所示)并溢出覆盖在所述铜籽晶层104上。

参考图5，进行化学机械研磨，去除溢出所述开口102(图3所示)的铜和部分所述扩散阻挡层103以及铜籽晶层104，形成铜互连线105a。

更多关于铜互连线的形成方法请参考公开号为“US2006/0055060A1”的美国专利。

现有铜互连线工艺，随着集成电路尺寸的持续减小，尤其半导体工艺进入亚微米领域后，为了使得电镀铜能够有良好的填充特性，要求铜互连结构中的扩散阻挡层、铜籽晶层的厚度非常薄。然而，如果将Ta/TaN扩散阻挡层和铜籽晶层的厚度做薄的话，又会使得铜的粘附性变差并且增加了电迁移的可能性，影响器件的稳定性。

发明内容

本发明解决的问题是提供一种铜互连线的形成方法，提高了铜的粘附性和抗电迁移的能力，增强了器件的稳定性。

为解决上述问题，本发明提供一种铜互连线的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；

在所述介质层上、所述开口侧壁和底部形成钴锰合金层；

在所述开口内填充满金属铜层，形成铜互连线。

可选的，所述钴锰合金层中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％。

可选的，所述钴锰合金层的厚度为1～3纳米。

可选的，所述钴锰合金层的形成方法为物理气相沉积。

可选的，所述物理气相沉积为采用钴锰合金靶材溅射方法或钴靶材和锰靶材共溅射方法。

可选的，所述钴锰合金层和介质层之间形成有扩散阻挡层。

可选的，所述扩散阻挡层的材料选自钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。

可选的，所述扩散阻挡层厚度为1～6纳米。

可选的，形成所述扩散阻挡层的方法为物理气相沉积法或化学气相沉积。

可选的，在所述开口内填充满金属铜层的步骤包括：在所述钴锰合金层上形成金属铜层，并将金属铜层填充满开口；用化学机械研磨法研磨所述金属铜层至露出介质层。

可选的，形成所述金属铜层的方法为电镀法。

可选的，用化学机械研磨法研磨所述金属铜层至露出介质层步骤之前，还包括步骤：对所述电镀有金属铜的半导体衬底进行退火工艺。

可选的，所述退火工艺的温度为300～350摄氏度。

可选的，所述退火工艺时间为3～5分钟。

可选的，在形成介质层之前还包括步骤：在所述半导体衬底上形成金属布线层。

可选的，所述介质层内的开口露出部分所述金属布线层。

可选的，在所述介质层上、所述开口侧壁和底部形成钴锰合金层步骤之前，还包括步骤：对所述开口进行预清洗。

可选的，所述预清洗方法为等离子体刻蚀工艺。

可选的，所述等离子体刻蚀采用气体为氩气。