[发明专利]存储阵列和存储系统及数据保护方法

说明书

技术领域

本发明涉及计算机技术领域，具体涉及一种存储阵列和存储系统及数据保护方法。

背景技术

传统机械硬盘有机械部件，输入输出(IO，Input/Output)性能较低。现有的能提供存储功能的系统级设备主要是采用机械硬盘作为存储介质，而这类产品(例如个人电脑、服务器、存储阵列等)的设计方法是建立在传统硬盘的低IO性能基础之上的。

近年，固态硬盘(SSD，solid state disk)逐步兴起，固态硬盘的最主要的特点是几乎没有机械部件，IO性能非常高。利用固态硬盘设计的系统级产品的性能可以得到进一步的提升。

参见图1，现有的存储阵列(例如网络附属存储设备)的典型架构是X86架构，该系统通过用户接口芯片和用户端(例如服务器等)相连。快速外设组件互联(PCIE，Peripheral Component Interconnect Express)总线交换芯片将中央处理器(CPU，central processing unit)和用户接口芯片以及存储接口芯片等外设组件互联。

现有在用户接口芯片输入的数据的写入过程中，CPU控制先将数据写入到与CPU/北桥连接的内存中，在该内存中完成缓存(cache)处理，并将该数据镜像到另一与CPU/北桥连接的内存；而后在CPU的控制下将数据从该内存写入到非易失性存储介质。现有的数据访问方式占用较多PCIE链路，影响到系统性能的进一步提升。

发明内容

本发明实施例提供存储阵列和存储系统及数据保护方法，以减少数据访问对PCIE链路的占用，提升系统性能。

为解决上述技术问题，本发明实施例提供以下技术方案：

一种存储设备数据保护方法，包括：

将从用户接口芯片输入的数据通过快速外设组件互联PCIE链路传递到第一非易失性存储装置，其中，所述用户接口芯片和所述第一非易失性存储装置连接到PCIE链路，所述第一非易失性存储装置包括内存和非易失性存储介质；

将所述数据写入所述第一非易失性存储装置的内存中；

读取出包括所述数据在内的一组待校验运算的数据；

对所述一组待校验运算的数据进行校验运算得到校验数据；

将写入所述第一非易失性存储装置的内存中的所述数据，写入到所述第一非易失性存储装置的非易失性存储介质；

通过PCIE链路将所述校验数据写入所述第一非易失性存储装置的非易失性存储介质或第二非易失性存储装置的非易失性存储介质。

一种存储设备数据访问方法，包括：

将从用户接口芯片输入的数据通过快速外设组件互联PCIE链路分别传递到第一非易失性存储装置和第二易失性存储装置，其中，所述用户接口芯片和所述非易失性存储装置连接到PCIE链路，所述第一非易失性存储装置和第二易失性存储装置分别包括内存和非易失性存储介质；

将所述数据写入所述第一非易失性存储装置和第二非易失性存储装置的内存中；

将写入所述第一非易失性存储装置的内存中的数据，写入到所述非易失性存储介质。

一种存储阵列，包括：

中央处理器CPU、用户接口芯片、快速外设组件互联PCIE交换芯片，及第一非易失性存储装置或第一非易失性存储装置和第二非易失性存储装置；

其中，PCIE交换芯片将CPU、用户接口芯片和第一非易失性存储装置连接到PCIE链路；所述第一非易失性存储装置包括内存和非易失性存储介质；

所述CPU，用于控制将从所述用户接口芯片输入的数据通过PCIE链路传递到所述第一非易失性存储装置；

所述第一非易失性存储装置，用于将所述数据写入所述第一非易失性存储装置的内存中；将写入所述第一非易失性存储装置的内存中的所述数据，写入到所述第一非易失性存储装置的非易失性存储介质；

所述CPU还用于，读取出包括所述数据在内的一组待校验运算的数据；对所述一组待校验运算的数据进行校验运算得到校验数据；控制将所述校验数据通过PCIE链路传递到所述第一非易失性存储装置或第二非易失性存储装置。

一种存储阵列，包括：

中央处理器CPU、硬件引擎、用户接口芯片、快速外设组件互联PCIE交换芯片以及第一非易失性存储装置；

其中，PCIE交换芯片将CPU、硬件引擎、用户接口芯片和第一非易失性存储装置连接到PCIE链路；所述第一非易失性存储装置包括内存和非易失性存储介质；