[发明专利]读出装置有效
申请号: | 201110273279.7 | 申请日: | 2011-09-15 |
公开(公告)号: | CN103000216A | 公开(公告)日: | 2013-03-27 |
发明(设计)人: | 林宏学 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C7/06 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 任默闻 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 读出 装置 | ||
技术领域
本发明系有关于一种存储器系统,特别是有关于一种适用于该存储器系统的读出装置,其具有新的数据感测架构。
背景技术
在一存储器系统中,为了要提高读写存储器的工作效率,习知技术采用了页面读取缓冲的规格来读取存储器的数据,以有效地提高平均读取速率,并提高存储器系统整体性能。在页面读取缓冲的规格中,需要复数个页面缓冲器来对一个页面进行读取。为了使所有的页面缓冲器能任意且快速地自存储器读取数据,因此需要设置一组高速感测放大器,且这组高速感测放大器的数量等于页面缓冲器的数量。但是多个高速感测放大器的设置导致了高电流及高杂讯,甚至影响到高速感测放大器的操作速度。此外,随着一个页面尺寸的增加,使得页面缓冲器的数量也增加,因此,高速感测放大器的数量也必须增加。大量的高速感测放大器的面积也导致存储器系统的耗能增加。
因此,期望一种存储器系统及其读取单元,能改善习知技术的缺点。
发明内容
本发明提供一种读出装置,适用于存储器阵列。此存储器阵列包括复数存储胞行。读出装置包括复数第一感测放大器群组、一第二感测放大器群组、以及一输出单元。每一第一感测放大器群组选择性地产生第一感测输出信号。第二感测放大器群组产生第二感测输出信号。输出单元耦接复数第一感测放大器群组及第二感测放大器群组,用以暂存复数第一感测测输出信号以及第二感测输出信号,且根据页面位址信号而选择性地输出复数第一感测输出信号以及第二感测输出信号中一者。于一读出操作期间,读出装置根据行位址信号而自复数忆胞行中一行群组中读出数据至复数第一感测放大器组,且行群组包括复数特定行组。于读出操作期间,当页面位址信号表示起始输入位址时,读出自对应起始输入位址的特定行组的数据作为一起始位址数据,起始位址数据传送至第二感测放大器群组,且第二放大器群组根据起始位址数据来产生第二感测输出信号。
附图说明
图1表示根据本发明一实施例的存储器系统;
图2表示图1的存储器系统的控制单元;以及
图3表示根据本发明另一实施例的存储器系统。
主要元件符号说明:
1~存储器系统;
10~存储器阵列;
11~读出装置;
20~触发电路;
21~取样及箝制电路;
22~比较器;
23~起始输入位址解码器;
24~页面位址解码器;
1101-110P~读取-写入多工器;
111~快速读取-页定址写入多工器;
1121-112P~低功率感测放大器群组;
113~高速感测放大器群组;
114~输出单元;
115~控制单元;
116~行解码器;
117~输出缓冲器;
300~冗余读取-写入多工器;
301~高速感测放大器群组;
302~冗余输出单元;
303~冗余数据多工器;
304~校正控制单元;
ADD 1ST~起始输入位址;
Bred~冗余行位元;
D303~校正数据;
OSAL1-OSALN、OSAH~感测输出信号;
OUT~输出数据;
S20~触发信号;
S301~校正感测输出信号;
SCA~行位址信号;
SPA~页面位址信号;
S115A、S115B、S116~控制信号;
S115C~旗标信号;
S304~校正控制信号;
SAL1-SALN~低功率感测放大器;
SAH1-SAHN~高速感测放大器;
SEN~校正致能信号。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110273279.7/2.html,转载请声明来源钻瓜专利网。