[发明专利]一种大马士革的集成方法

说明书

技术领域

本发明涉及半导体制备技术领域，具体来说是涉及一种大马士革的集成方 法。

背景技术

在半导体的生产工艺中，随着设备尺寸的不断缩小，内部连线的尺寸也需要 相应地缩小，以便容纳更小尺寸的部件。在传统的半导体制备工艺中，金属互连 线的材料一般采用金属铝，因其有着热稳定性、抗抗湿性的二氧化硅一直是金属 互连线路间使用的重要的介质材料。以前，芯片中互连线的材料主要书金属铝， 但是，随着半导体元件向着微型化的方向发展，芯片中互连线的数目也随之增加， 导致RC延迟（RC Delay，R是指电阻，C是指电容）的产生，延缓了讯号的传 输速度，进而影响了性能。

在现有技术中为了减少RC延迟，发展成为用可以有效降低导线电阻的金属 铜来代替金属铝作为互连线的材料。而且，金属铜还具有熔点高，电阻系数较低 等优点，因此，在实践中得到了广泛的应用。同时，使用低介电常数（Low k， 其中，k是材料的介电常数的度量）的材料以减低寄生电阻。基于上述两种材料 的半导体制造工艺成为大马士革工艺，其克服了较大的电阻以及寄生电容的问 题，并其可以制造出具有高密度多层的金属互连结构，因此得到了广泛的应用。 但是，现有技术中也存在着各种各样的大马士革工艺，或者通孔优先，或者沟槽 优先，但是现有技术中的大马士革工艺存在着通孔和沟槽图案难以控制的缺点， 并且相邻的沟槽之间或者相邻的通孔之间有可能互连导致电流泄漏问题的产生。 因此，需要一种新的大马士革集成方法以克服上述的缺陷。

发明内容

本发明的目的在于提供一种大马士革的集成方法，其可有效防止相邻沟槽之 间或者相邻通孔之间的互连，从而避免了电流泄漏问题的发生。

为解决上述目的，本发明所提供的技术方案为：

一种大马士革的集成方法，其中，包括以下的步骤：

步骤S1：在一层间介质层中形成有金属互连线，并在层间介质层上从下至 上依次淀积有通孔刻蚀阻挡层、通孔低介电常数层、通孔低介电常数保护层、通 孔金属硬掩膜层以及通孔金属硬掩膜低介电常数保护层；

步骤S2：在通孔金属硬掩膜低介电常数保护层之上涂覆一层光刻胶，并进 行光刻工艺，形成位于光刻胶中的开口；

步骤S3：通过开口依次刻蚀通孔金属硬掩膜低介电常数保护层以及通孔金属 硬掩膜层，刻蚀终止于通孔低介电常数保护层，形成位于通孔金属硬掩膜低介电 常数保护层中的通孔、以及通孔金属硬掩膜层中的通孔，并去除光刻胶层；

步骤S4：通过通孔金属硬掩膜层，依次刻蚀通孔低介电常数保护层、通孔 低介电常数层和通孔刻蚀阻挡层，分别形成在竖直方向上位于层间介质层中的金 属互连线上方的通孔结构，且上述的通孔金属硬掩膜低介电常数保护层在制备所 述通孔结构的刻蚀工艺中被完全去除；

步骤S5：在通孔金属硬掩膜层之上以及通孔结构的侧壁和底部沉积金属阻 挡层和铜籽晶层，金属阻挡层和铜籽晶层与金属互连线相接触，并采用电化学镀 ECP工艺生长金属铜；

步骤S6：采用化学机械研磨法将金属铜抛光至通孔低介电常数层，形成位 于抛光后的通孔低介电常数层和通孔刻蚀阻挡层中的铜互连线；

步骤S7：在抛光后的包含有铜互连线的通孔低介电常数层上从下至上依次 淀积沟槽刻蚀阻挡层、沟槽低介电常数层、沟槽低介电常数保护层、沟槽金属硬 掩膜层以及沟槽金属硬掩膜低介电常数保护层；

步骤S8：在沟槽金属硬掩膜低介电常数保护层之上采用旋涂法涂覆一层第 二光刻胶层，并进行光刻工艺，形成与后续步骤中所需的沟槽结构相应的开口；

步骤S9：通过步骤S8中形成的开口依次刻蚀沟槽金属硬掩膜低介电常数保 护层以及沟槽金属硬掩膜层，刻蚀停止于沟槽低介电常数保护层，形成位于沟槽 金属硬掩膜低介电常数保护层中沟槽以及沟槽金属硬掩膜层中的沟槽，并去除第 二光刻胶层；

步骤S10：通过沟槽金属硬掩膜层，依次刻蚀沟槽低介电常数保护层、沟槽 低介电常数层和沟槽刻蚀阻挡层，形成沟槽结构，且上述的沟槽金属硬掩膜低介 电常数保护层在制备所述沟槽结构的刻蚀工艺中被完全去除；

步骤S11：在沟槽金属硬掩膜层之上以及沟槽结构的侧壁和底部沉积第二金 属阻挡层和第二铜籽晶层，并采用电化学镀ECP工艺生长金属铜；