[发明专利]一种提升CMOS工艺中浅沟槽隔离性能的方法有效
| 申请号： | 201110270775.7 | 申请日： | 2011-09-14 |
| 公开（公告）号： | CN103000565A | 公开（公告）日： | 2013-03-27 |
| 发明（设计）人： | 张进刚;初曦;傅江华;王政烈 | 申请（专利权）人： | 和舰科技（苏州）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 贺小明 |
| 地址： | 215123 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 提升 cmos 工艺 沟槽 隔离 性能 方法 | ||
【权利要求书】：
1.一种提升CMOS工艺中浅沟槽隔离性能的方法，其特征在于，包括以下步骤：
(1)提供一种半导体衬底，衬底上具有浅沟槽结构，浅沟槽结构中填充有线性氮化硅和线性氧化物层，包括浅沟槽结构表面的衬底表面覆盖有阻挡层和缓冲层；
(2)去除所述阻挡层和缓冲层；
(3)在所述衬底的表面氧化生成牺牲氧化物层作为第一保护层；
(4)在所述牺牲氧化物层上沉积第二保护层；
(5)对所述具有浅沟槽结构的衬底进行曝光和显影；
(6)调整植入条件进行植入，保持植入后电性结果不变；
(7)去除光阻层，并进行清洗。
2.根据权利要求1所述的方法，其特征在于，所述第二保护层为氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述步骤(7)中的清洗包括利用电浆清洗-ASHER和利用湿式蚀刻清洗。
4.根据权利要求3所述的方法，其特征在于，所述步骤(7)的利用湿式蚀刻清洗包括多道湿式蚀刻清洗。
5.根据权利要求4所述的方法，其特征在于，所述步骤(4)具体为：
(41)预先确定出步骤(7)中的湿式蚀刻的总道数和每一道所述湿式蚀刻清洗所要消耗的氮化硅的量，并据此计算出应该沉积的氮化硅的厚度；
(42)在所述牺牲氧化物层上沉积步骤(41)中计算出的厚度的氮化硅层，作为第二保护层。
6.根据权利要求1-5中任意一项权利要求所述的方法，其特征在于，所述阻挡层为氮化硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于和舰科技（苏州）有限公司，未经和舰科技（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110270775.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种羟基氟硅油的制备方法
- 下一篇：一种粉包检漏装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
