[发明专利]非易失性存储器件及其感测方法

权利要求书

1.一种非易失性存储器件，包括：

包括多个单位单元的单元阵列；和

感测单元，所述感测单元被配置为响应于感测使能信号而将与储存在所述单位单元中的数据相对应的感测电压与参考电压进行比较，并放大比较的结果以产生输出信号，

其中，在对位线预充电之后，所述感测单元在所述感测使能信号的激活时间段期间，测量在所述感测电压响应于与所述单位单元的电阻值相对应的位线的电压电平而被放电的时间上的不同，且响应于测量的结果来感测数据。

2.如权利要求1所述的非易失性存储器件，还包括：

感测控制器，所述感测控制器被配置为控制所述感测使能信号使其在不同的时间点被激活至少一次。

3.如权利要求2所述的非易失性存储器件，其中，所述感测控制器包括：

多个延迟单元，所述多个延迟单元被配置为控制所述感测使能信号的激活时间。

4.如权利要求2所述的非易失性存储器件，其中，在感测N个多数据中的一个时，所述感测控制器控制所述感测使能信号使其在(N-1)个时间段期间被顺序地激活，其中N是自然数。

5.如权利要求2所述的非易失性存储器件，其中，所述感测控制器包括时钟发生器，所述时钟发生器被配置为产生具有时钟脉冲的所述感测使能信号。

6.如权利要求5所述的非易失性存储器件，其中，在所述感测使能信号的激活时间段期间，所述感测单元从所述单位单元的电阻值被检测到的特定时间开始产生时钟形的输出信号。

7.如权利要求5所述的非易失性存储器件，其中，所述感测单元响应于所述时钟发生器的时钟周期来确定所述感测使能信号的使能次数。

8.如权利要求2所述的非易失性存储器件，还包括：

读取控制器，所述读取控制器被配置为输出用于控制所述感测控制器的操作的正常读取信号和用于控制验证操作的验证读取信号；以及

验证控制器，所述验证控制器被配置为响应于所述验证读取信号来改变所述感测控制器的延迟时间。

9.如权利要求1所述的非易失性存储器件，其中，所述感测单元包括：

预充电单元，所述预充电单元被配置为在预充电操作期间响应于预充电信号而将所述位线预充电为具有高电压电平；

钳位单元，所述钳位单元被配置为在读取操作期间响应于偏置电压电平而对所述感测电压进行钳位；以及

感测放大器，所述感测放大器被配置为当所述感测使能信号被激活时将所述感测电压与所述参考电压进行比较，并放大比较的结果。

10.如权利要求9所述的非易失性存储器件，其中，所述钳位单元包括：

钳位元件，所述钳位元件被配置为响应于钳位控制信号而将所述感测电压的电压电平钳位；以及

预充电元件，所述预充电元件与所述钳位元件耦接且并联，且被配置为响应于预充电控制信号而将所述位线预充电。

11.如权利要求10所述的非易失性存储器件，其中，所述钳位元件和所述预充电元件以互补的方式操作。

12.如权利要求9所述的非易失性存储器件，其中，所述感测放大器包括：

上拉驱动器，所述上拉驱动器被配置为用电源电压驱动所述输出信号；

下拉驱动器，所述下拉驱动器与所述上拉驱动器交叉耦接；

驱动单元，所述驱动单元被配置为响应于所述感测电压和所述参考电压而操作；以及

激活单元，所述激活单元与所述上拉驱动器和所述下拉驱动器相耦接，且被配置为响应于所述感测使能信号而被驱动。

13.如权利要求1所述的非易失性存储器件，其中，如果在预充电操作完成之后所述位线的电压电平的斜率响应于所述单位单元的电阻值而改变，则所述感测单元在所述感测使能信号的激活时间段期间测量所述位线的电压电平以感测储存在所述单位单元中的数据。