[发明专利]一种数显式频率计无效
申请号: | 201110265972.X | 申请日: | 2011-09-05 |
公开(公告)号: | CN102981051A | 公开(公告)日: | 2013-03-20 |
发明(设计)人: | 丁长来 | 申请(专利权)人: | 丁长来 |
主分类号: | G01R23/10 | 分类号: | G01R23/10 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 225126 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 种数 频率计 | ||
技术领域
本发明涉及一种频率计,特别涉及一种数显式频率计。
背景技术
随着电子技术的飞速发展,各类分立电子元件及其所构成的相关功能单元,已逐步被功能强大、性能更稳定、使用更方便的集成芯片所取代。数字频率计向着多功能、小型化、高性价比方向发展。为了在低成本条件下达到较高的频率计指标,利用多功能、高集成度的芯片是本设计的一大特点。
在电子技术中,频率是最基本的参数之一,又与许多电参量的测量方案、测量结果都行十分密切的关系,因此频率的测量就显得尤为重要。
在传统的电子测量仪器中,示波器在进行频率测量时不便捷。频谱仪可以准确的测量频率并显示被测信号的频谱,但测量速度较慢,无法实时快速的跟踪捕捉到被测信号频率的变化。
发明内容
本发明的目的是提供一种数显式频率计,使得其结构简单,测量速度块,且测量更加便捷。
本发明的目的是这样实现的:一种数显式频率计,包括时基电路,时基电路的信号输出端与控制电路模块的信号输入端相连,控制电路模块的信号输出端与运算电路的信号输入端相连,运算电路的输出端与显示单元相连。
作为本发明的改进,所述时基电路采用555定时器作为主芯片。
作为本发明的改进,所述控制电路模块包括控制电路部分和闸门电路部分。
作为本发明的改进,所述运算电路包括计数单元、锁存单元、译码单元及驱动单元。
作为本发明的改进,所述显示单元选用七段LED数码管。
本发明工作时,时基电路即基准脉冲产生电路,其发出脉冲信号作为控制信号给控制电路,控制电路上设置有CPU加法输入端和CPD减法输入端,当控制电路检测到被测信号输入CPU端时,计数器作加法运算,当控制电路检测到被测信号输入CPD端时,计数器做减法运算,控制电路内还是设置有进位输出端,当计数器作加法计数满10个数时,进位输出端输出一个脉冲,从而完成频率的计数。与现有技术相比,本发明的有益效果在于:本发明其结构简单,测量速度块,且测量更加便捷。本发明可用于紧密测量频率的场合。
附图说明
图1为本发明工作原理框图。
图2为本发明电路原理图。
具体实施方式
如图1-2所示的一种数显式频率计,包括时基电路,时基电路的信号输出端与控制电路模块的信号输入端相连,控制电路模块的信号输出端与运算电路的信号输入端相连,运算电路的输出端与显示单元相连,时基电路采用555定时器作为主芯片,控制电路模块包括控制电路部分和闸门电路部分,运算电路包括计数单元、锁存单元、译码单元及驱动单元,显示单元选用七段LED数码管。
本发明工作时,时基电路即基准脉冲产生电路,其发出脉冲信号给控制电路,控制电路上设置有CPU加法输入端和CPD减法输入端,当控制电路检测到脉冲信号输入CPU端时,计数器作加法运算,当控制电路检测到脉冲信号输入CPD端时,计数器做减法运算,控制电路内还是设置有进位输出端,当计数器作加法计数满10个数时,进位输出端输出一个脉冲,从而完成频率的计数。使得其结构简单,测量速度块,且测量更加便捷。
本发明并不局限于上述实施例,在本发明公开的技术方案的基础上,本领域的技术人员根据所公开的技术内容,不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形,这些替换和变形均在本发明的保护范围内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于丁长来,未经丁长来许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110265972.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种葛花蛋鸡饲料的制备方法
- 下一篇:一种复合蛋鸡饲料