[发明专利]超级结器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。

背景技术

超级结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。在美国专利US5216275中，以上的交替排列的P型半导体薄层和N型半导体薄层是与N+衬底相连的；在美国专利US6630698B1中，中间的P型半导体薄层和N型半导体薄层与N+衬底可以有大于0的间隔。

现有技术中，P型半导体薄层和N型半导体薄层的形成一种是通过外延成长然后进行光刻和注入，多次反复该过程得到需要的厚度的P型半导体薄层和N型半导体薄层，这种工艺在600V以上的MOSFET中，一般需要重复5次以上，生产成本和生产周期长。另一种是通过一次生长一种类型的需要厚度的外延之后，进行沟槽的刻蚀，之后在沟槽中填入相反类型的硅；该方法工艺成本和工艺周期短；但如果该薄层与衬底之间有一定的厚度，由于沟槽的刻蚀有一定的工艺变化，沟槽深度也就易于发生变化，因此造成器件反向击穿电压变化范围较大。特别是在沟槽底部与N+衬底的距离小于一定的数值时，不仅器件的击穿电压随工艺变化的易于发生较大的变化，而且器件的抗电流冲击能力如单次脉冲雪崩击穿能量(FAS)也发生大的变化，从而大大影响器件的一致性。

发明内容

本发明所要解决的技术问题是提供一种超级结器件，能提高器件的反向击穿电压和抗过冲电流能力的一致性，从而能整体提高器件的反向击穿电压和抗过冲电流能力。为此，本发明还提供一种超级结器件的制造方法。

为解决上述技术问题，本发明提供一种超级结器件，在一N+硅基片上形成有一N型硅外延层，超级结器件的中间区域为电流流动区，所述电流流动区包含多个交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层；所述终端保护结构环绕于所述电流流动区的外周，所述终端保护结构包括多个环绕于所述电流流动区的外周且交替排列的形成于所述N型硅外延层中的P型薄层和N型薄层。所述电流流动区的所有所述P型薄层都不和所述N+硅基片接触，且所述电流流动区的所有所述P型薄层的底部和所述N+硅基片表面之间的距离都大于所述N型硅外延层和所述N+硅基片之间的过渡区的厚度，这里的过渡区是指从N+硅基片电阻率平坦部分到N外延层电阻率平坦部分之间的区域。

进一步的改进是，所述终端保护结构的所有所述P型薄层都和所述N+硅基片接触。

进一步的改进是，所述终端保护结构的所有所述P型薄层都不和所述N+硅基片接触，且所述终端保护结构的所有所述P型薄层的底部和所述N+硅基片表面之间的距离都大于所述N型硅外延层和所述N+硅基片之间的过渡区的厚度。

进一步的改进是，所述终端保护结构的部分所述P型薄层和所述N+硅基片接触；所述终端保护结构的不和所述N+硅基片接触的所述P型薄层的深度小于和所述N+硅基片接触的所述P型薄层的深度。至少所述终端保护结构的最外周的两个所述P型薄层不和所述N+硅基片接触。

为解决上述技术问题，本发明提供的第一种超级结器件的制造方法包括如下步骤：

步骤一、在一N+硅基片上形成N型硅外延层，在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环。

步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽，所述电流流动区的所有所述沟槽都不和所述N+硅基片接触，且所述电流流动区的所有所述沟槽的底部和所述N+硅基片表面之间的距离都大于所述N型硅外延层和所述N+硅基片之间的过渡区的厚度。

步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉，从而在所述电流流动区和所述终端保护结构区域分别形成交替排列的所述P型薄层和N型薄层。

步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域形成终端介质膜；所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构；淀积另一介质膜并利用光刻刻蚀在所述终端保护结构区域形成第二介质层；所述第二介质层位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上，所述第二介质层的厚度大于后续要形成的栅氧的厚度；所述第二介质层至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板所覆盖的所述P薄层的中心区域。