[发明专利]像素结构及其制作方法

说明书

技术领域

本发明涉及一种像素结构及其制作方法，尤其是涉及一种具有由三层电及构成两个存储电容的像素结构及其制作方法。

背景技术

为了维持输入像素电极的电荷直到下一次扫描，液晶显示面板的像素结构中必须设置存储电容，以增加电容量。请参考图1。图1为现有液晶显示面板的像素结构的示意图。如图1所示，像素结构10包括基板12，基板12上定义有薄膜晶体管区14与像素区16。薄膜晶体管区14内设置有薄膜晶体管，其包含有栅极18、栅极绝缘层20、半导体层22、重掺杂半导体层24、源极26，以及漏极28。像素区16内设置有共通电极30、介电层32与像素电极34，其中像素电极34与漏极28电连接，且漏极28与共通电极30部分重叠，且其重叠部分构成存储电容Cst。

由上述可知，现有液晶显示面板的像素结构的存储电容Cst由漏极28与共通电极30两层导电层的重叠部分所构成，因此若需增加电容量，必须增加漏极28与共通电极30重叠的面积，然而如此一来会造成开口率下降而影响显示效果。

发明内容

本发明的主要目的在于提供一种像素结构及其制作方法，以提升开口率。

为达上述的目的，本发明提供一种像素结构，其包含有基板、栅极、电极图案、第一绝缘层、共通电极、第二绝缘层、半导体层、源极、漏极、保护层以及像素电极。栅极设置于基板上，且电极图案设置于基板上。第一绝缘层设置于栅极、电极图案以及基板上，且第一绝缘层具有第一穿孔曝露出部分电极图案。共通电极设置于第一绝缘层上且对应于电极图案。第二绝缘层设置于共通电极与第一绝缘层上，且第二绝缘层具有第二穿孔对应第一穿孔。半导体层设置于第二绝缘层上，且对应栅极。源极与漏极设置于半导体层与第二绝缘层上，并对应栅极的二侧。漏极包含第一部分及第二部分，其中漏极的第一部分通过第一穿孔与第二穿孔与电极图案电连接，漏极的第二部分延伸至共通电极上方。电极图案与共通电极部分重叠且耦合而成第一存储电容，且漏极的第二部分与共通电极部分重叠且耦合而成第二存储电容。保护层设置于半导体层、源极、漏极以及第二绝缘层上，且保护层具有第三穿孔曝露出部分漏极。像素电极设置于保护层上，且像素电极经由第三穿孔与漏极电连接。

为达上述的目的，本发明提供一种像素结构的制作方法。首先，提供基板。然后，在基板上形成栅极与电极图案。接着，在栅极、电极图案以及基板上形成第一绝缘层，并在第一绝缘层上形成共通电极。随后，在部分第一绝缘层及共通电极上形成第二绝缘层，并在第二绝缘层上形成半导体通道层。接下来，在第二绝缘层中形成第二穿孔，且经由第二穿孔于第一绝缘层中形成第一穿孔，以曝露出部分电极图案。然后，在半导体通道层与第二绝缘层上形成源极与漏极，且漏极包含第一部分及第二部分，漏极的第一部分通过第一穿孔与第二穿孔与电极图案电连接，漏极的第二部分延伸至共通电极上方，其中电极图案与共通电极部分重叠而构成第一存储电容，且漏极与共通电极部分重叠而构成第二存储电容。接着，在半导体通道层、源极、漏极以及第二绝缘层上形成保护层。随之，在保护层中形成第三穿孔曝露出部分漏极。最后，在保护层上形成像素电极，且像素电极经由第三穿孔与漏极电连接。

本发明的像素结构具有彼此重叠且并联的第一存储电容与第二存储电容。由此，在不需影响像素结构的开口率的情况下，像素结构可大幅增加存储电容的电容量，或者可利用缩小电极图案、共通电极以及漏极的第二部分的面积来减少第一存储电容与第二存储电容所占面积，进而增加开口率。

附图说明

图1为现有液晶显示面板的像素结构的示意图；

图2至图10为本发明一较佳实施例的像素结构的制作方法示意图；

图11为本发明较佳实施例的像素结构的上视示意图。

主要元件符号说明

10     像素结构        12      基板

14     薄膜晶体管区    16      像素区

18     栅极            20      栅极绝缘层

22     半导体层        24      重掺杂半导体层

26     源极            28      漏极

30     共通电极        32      介电层

34     像素电极        100     像素结构

102    基板            104     第一金属层