[发明专利]半导体存储器件

权利要求书

1.一种半导体封装，包括：

封装接口，其包括至少第一对端子；

一叠半导体芯片；

多叠贯通衬底通路，每叠贯通衬底通路包括多个贯通衬底通路，所述多个贯通衬底通路包括各个半导体芯片的贯通衬底通路，每个贯通衬底通路电连接到紧邻的半导体芯片的贯通衬底通路；以及

接口电路，其包括输入端，该输入端连接到所述第一对端子以接收提供第一信息的差分信号，并且该接口电路还包括输出端，该输出端以单端信号格式将包括所述第一信息的输出信号提供给所述多叠贯通衬底通路中的至少一个。

2.如权利要求1所述的半导体封装，其中，所述接口电路包括输入缓冲器，该输入缓冲器包括输入端和输出端。

3.如权利要求1所述的半导体封装，其中，所述接口电路被配置为将作为单端信号的输出信号提供给所述多叠贯通衬底通路中的至少两个。

4.如权利要求1所述的半导体封装，其中，所述接口电路被配置为将作为单端信号的输出信号仅仅提供给一叠贯通衬底通路。

5.如权利要求1所述的半导体封装，其中，所述接口电路被配置为将所述差分信号解释为多电平信号，并基于解释出的多电平信号输出所述单端信号。

6.如权利要求1所述的半导体封装，其中，所述接口电路被配置为以第一频率从第一对端子接收数据，并以低于第一频率的第二频率输出数据。

7.如权利要求6所述的半导体封装，其中，所述接口电路包括解串行器，其从所述一对端子接收作为多个连续分组的第一数据，并将所述第一数据并行地输出到所述多叠贯通衬底通路中的至少两个。

8.如权利要求7所述的半导体封装，其中，所述第一频率是所述第二频率的2ⁿ倍，其中，n是整数。

9.如权利要求1所述的半导体封装，其中，所述接口电路是形成该叠半导体芯片的半导体芯片之一的一部分。

10.如权利要求9所述的半导体封装，其中，所述封装仅仅包括两个半导体芯片。

11.如权利要求1所述的半导体封装，还包括：

封装衬底，该叠半导体芯片布置在该封装衬底上，

其中，所述接口电路是该封装衬底的一部分。

12.如权利要求1所述的半导体封装，其中，所述多叠贯通衬底通路中的至少一叠延伸通过整叠半导体芯片。

13.如权利要求1所述的半导体封装，还包括：

包括在所述封装接口中的一个或多个单个端子，所述一个或多个单个端子连接到输入端以接收一个或多个对应的单端输入信号，其中，所述差分信号是数据信号，并且所述一个或多个对应的单端输入信号不是数据信号。

14.如权利要求1所述的半导体封装，还包括：

覆盖该叠半导体芯片的顶端和侧面部分的非导电密封物。

15.一种半导体封装，包括：

封装接口，其包括至少第一对端子；

一叠半导体芯片；

多叠贯通衬底通路，每叠贯通衬底通路包括多个贯通衬底通路，所述多个贯通衬底通路包括各个半导体芯片的贯通衬底通路，每个贯通衬底通路电连接到紧邻的半导体芯片的贯通衬底通路；以及

接口电路，其包括输入端，该输入端连接到所述第一对端子以接收提供第一信息的差分输入信号，并且该接口电路还包括输出端，该输出端以差分信号格式将包括所述第一信息的差分输出信号提供给所述多叠贯通衬底通路中的至少一个。

16.如权利要求15所述的半导体封装，其中，所述接口电路包括输入缓冲器，该输入缓冲器包括输入端和输出端。

17.如权利要求15所述的半导体封装，其中，所述接口电路被配置为将作为差分信号的差分输出信号提供给所述多叠贯通衬底通路中的至少两个。

18.如权利要求15所述的半导体封装，其中，所述接口电路被配置为将作为差分信号的差分输出信号仅仅提供给一叠贯通衬底通路。

19.如权利要求15所述的半导体封装，其中，所述接口电路被配置为将所述差分输入信号解释为多电平信号，并基于解释出的多电平信号输出所述差分输出信号。