[发明专利]制作金属栅极的金属塞方法

说明书

技术领域

本发明涉及半导体器件的制作技术，特别涉及一种制作金属栅极的金属塞的方法。

背景技术

目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，互补型金属氧化物半导体(CMOS)器件。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的p型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的n型沟道MOSFET，具体步骤为：首先，将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(n型)硅衬底和以空穴为多数载流子的(p型)硅衬底之后，在n型硅衬底和p型硅衬底之间制作浅沟槽隔离(STI)101，然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，接着分别在P阱102和N阱103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极，最后在P阱102和N阱103中分别制作源极和漏极，源极和漏极位于层叠栅极的两侧(图中未画出)，在P阱中形成n型沟道MOSFET，在N阱中形成p型沟道MOSFET，得到如图1所示的CMOS器件结构。

传统的氮氧化合物/多晶硅层叠栅极，是以氮氧化物作为栅极电介质层，多晶硅作为栅极。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要。因此，提出了以高介电系数(HK)材料作为栅极电介质层，以金属材料作为金属栅的金属栅极。

图2a～图2d为现有技术在制作金属栅极过程中制作金属塞的方法实施例一的剖面示意图，其中，

如图2a所示，按照图1所述的过程在半导体衬底11上形成CMOS器件结构，该CMOS器件结构包括在半导体衬底11上的替代栅极22、半导体衬底11中的有源区33，在该CMOS器件的表面还具有阻挡层44；在阻挡层44表面上沉积第一介质层55；

在这里，阻挡层44为氮化硅层，为刻蚀停止层；

在这里，替代栅极22下还具有采用HK材料的栅极电介质层(图中未示出)；

如图2b所示，采用化学机械平坦化(CMP)方式对第一介质层55进行抛光，直到阻挡层44停止，然后去除替代栅极；

如图2c所示，在该CMOS器件表面沉积金属层66，比如钨或铝层，填充替代栅极22区域，然后采用CMP刻蚀到阻挡层44停止；

这样，就在替代栅极22区域形成了金属栅极；

如图2d所示，在该CMOS器件表面制作金属塞77；

在制作时，就是沉积一层介质层后，采用光刻和刻蚀工艺在金属塞区域制作金属塞通孔后，采用金属填充金属塞通孔后，形成金属塞77。在制作通孔时，以阻挡层44作为刻蚀停止层。

在图2d制作金属塞77时，包括制作连通金属栅极的金属塞，及连通有源区的金属塞，在制作金属塞77之前，如图2c所制作的金属栅极暴露在空气中，很容易被氧化，形成金属栅极氧化层。这样，在后续制作金属塞77时，就会阻止金属栅极的金属塞通孔连通金属栅极，所以在后续制作金属栅极的金属塞通孔时需要去除金属栅极的氧化层。

目前，采用干法刻蚀的方式去除金属栅极的金属塞通孔中的金属栅极氧化层，也就是在反应腔中对半导体的CMOS器件表面进行氩分子溅射，去除金属栅极的金属塞通孔中的金属栅极氧化层，如图3所示。但是，在干法刻蚀过程中，也会对有源区域上方的阻挡层同时进行刻蚀，穿透有源区域上方的阻挡层，使得有源区域损伤，最终导致所制作的半导体器件性能降低。为了克服这个问题，可以减少干法刻蚀时采用的氩分子的溅射量，防止对有源区域上方的阻挡层刻蚀时穿透阻挡层，但是如果减少干法刻蚀时采用的氩分子的溅射量，则无法完全清除金属栅极的金属塞通孔中的金属栅极氧化层，使得最终制作的半导体器件的性能降低。

发明内容

有鉴于此，本发明提供一种制作金属栅极的金属塞的方法，该方法能够保证在不损伤半导体的有源区域基础上使得所制作的金属栅极的金属塞连通金属栅极，

本发明的技术方案是这样实现的：

一种制作金属栅极的金属塞的方法，该方法包括：

在半导体衬底上形成CMOS器件结构，该CMOS器件结构包括在半导体衬底上的替代栅极、半导体衬底中的有源区，在该CMOS器件的表面还具有阻挡层，在阻挡层表面上沉积第一介质层；

采用化学机械平坦化CMP方式对第一介质层抛光，到阻挡层止，去除替代栅极，采用金属层填充替代栅极区域，形成金属栅极，金属栅极表面被氧化形成氧化层；