[发明专利]一种基于FPGA的车辆振动信号滤波装置

说明书

技术领域

本发明涉及噪声消除装置，具体涉及一种车载噪声背景下的车辆振动信号的滤波装置。

背景技术

危险品车辆行驶状态数据即车辆振动信号采集的准确性和精确性是车辆姿态数据融合分析获得可靠性结果的前提条件。常用加速度传感器对车辆的俯仰、横滚角度与三个方向的加速度信号对车辆姿态进行判定，在车载环境下，加速度传感器在测量过程中由于机械转子容易漂移和受到其它激振源干扰等原因，真实振动信号往往受到严重的干扰，如果直接使用这种振动信号会对后续分析产生较大误差，给最终的数据分析决策带来很大困难，所以需要先对振动信号进行滤波降噪处理。

车载环境下加速度传感器的干扰信号来源多样且为非平稳信号，在实际工程中经常用到的低通滤波器对此类信号的处理却无能为力。由于车辆内部各部分的固有频率不同，在行驶中车辆由于路面不平、发动机振动、车轮滚动的周期振动和传动系统的不平衡造成的激励。所以，这个实际信号是一个含噪声的非平稳振动信号。由于车辆的振动信号主要集中在低频部分，噪声分布有低频和高频部分，并且存在非平稳性和随机性，很难以用传统方法来解决有用信号的提取。若低通滤波器太宽，则在滤波器后，信号仍存在有大量噪声；若低通滤波器太窄，则将一部分有用信号认为是噪声被滤掉。

目前的滤波方法都是采用软件或者DSP等硬件实现的，由于软件速度慢，对实时信号进行处理比较困难，DSP芯片功耗大，处理能力受到主频的限制等，在处理速度和抗干扰性能方面不能满足系统高速、实时的需求。

发明内容

针对上述现有技术存在的缺陷或不足，本发明的目的在于提供一种基于FPGA的车辆振动信号的滤波装置，该装置是基于FPGA的L阶FIR滤波装置。

为实现上述技术任务，本发明采取如下的技术方案：

一种基于FPGA的车辆振动信号滤波装置，其特征在于：该装置包括第一寄存器、第二寄存器、第三寄存器、减法器、变步长因子计算电路和滤波器；参考噪声信号x(n)接入第一寄存器的输入端缓存，含噪振动信号d(n)接入第二寄存器的输入端缓存，第一寄存器的将缓存后的参考噪声信号x(n)输出至滤波器的一个输入端，减法器输出的误差信号e(n-1)分别接入第三寄存器的输入端、滤波器的第二输入端和变步长因子计算电路的输入端，变步长因子计算电路的输出信号变步长因子μ(n-1)接入滤波器的第三输入端，第二寄存器将缓存后的含噪振动信号d(n)输入至减法器一个输入端，滤波器输出的滤波后的参考噪声信号y(n)接入减法器的另一输入端，第三寄存器输出滤波处理后的车辆振动信号；

其中：d(n)为n时刻的含噪振动信号，x(n)为n时刻的参考噪声信号，e(n-1)为(n-1)时刻的误差信号，μ(n-1)为(n-1)时刻滤波器的变步长因子，初始时刻减法器与变步长因子计算电路的输出均为0，即e(1)＝0，μ(1)＝0；

所述变步长因子计算电路由乘法器1、乘法器2、乘法器3、加法器1、减法器1、除法器1和分频器构成实现变步长因子μ(n-1)的计算；

该μ(n-1)的计算公式如下：

μ(n-1)=0.08(1-1100×e2(n-1)+1)]]>

所述分频器由计数器、比较器1、比较器2、反相器和D触发器1构成，该分频器对FPGA平台时钟进行8分频后，为除法器1提供触发时钟；所述计数器的输出端与比较器1的输入端和比较器2的输入端连接，所述比较器1的输出端与反相器的输入端连接，所述反相器的输出端与D触发器1的ce管脚连接，所述比较器2的输出端与D触发器1的d管脚连接，所述比较器1的输出端与计数器的clr管脚连接，D触发器1的输出端与除法器1连接；