[发明专利]直接接触的沟槽结构

说明书

背景技术

一些类型的集成功率MOS晶体管具有被高n掺杂的沉片（sinker）接触的n掺杂的埋层。和通过扩散形成的沉片相比，限定在沟槽的内部且通过薄氧化物层横向隔离的n掺杂的沉片减小了单元间隔。相同的集成功率MOS晶体管典型地在外围以及两个相邻功率MOS晶体管之间具有p掺杂的沉片或基板接触以彼此电学隔离晶体管。基板接触还常规地限定在沟槽内且通过绝缘侧壁横向地隔离。然而，沉片之间的半导体材料的台面是浮置的。这样，p型和n型沟道均可以在这些区域中形成。绝缘侧壁必须足够厚以阻断这些寄生器件的最大电压。例如，700nm的氧化物厚度典型地用于确保合适的电压保护。用于在沟槽的底部对氧化物开口的后续工艺导致在沟槽的上部侧壁氧化物明显减薄到约450nm。更高的阻断电压要求甚至更厚的氧化物，这导致可以引起晶体缺陷的应变。在工艺期间允许使用相同氧化物厚度来实现更高阻断电压的沟槽结构将是有益的。

相邻n型和p型沉片之间的半导体材料的浮置台面还导致n型和p型沉片之间的寄生电容，该寄生电容远大于由于形成反转和累积沟道导致的宽间隔的扩散沉片之间的电容。再者，常规功率晶体管阵列的n型和p型沉片终止区域倾向于在每个沟槽消耗2×3μm且需要6μm的间隔。工艺限制通常要求n型和p型沉片倾向于是闭环。通过减小环的数目可以节省空间且由此节省成本。

发明内容

根据半导体结构的实施例，该结构包括第一导电性的半导体基板、基板上的第二导电性的外延层以及夹置在基板和外延层之间的第二导电性的埋层。第一沟槽结构穿过外延层和埋层延伸到基板且包括侧壁绝缘和在第一沟槽结构的底部与基板电学接触的导电材料。第二沟槽结构穿过外延层延伸到埋层且包括侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的导电材料。绝缘材料的区域横向地从第一沟槽结构的导电材料延伸到第二沟槽结构的导电材料且纵向地延伸到基本上第二沟槽结构的深度。

根据形成半导体结构的方法的实施例，该方法包括：提供第一导电性的半导体基板；在基板上或部分地或完全地在基板中形成第二导电性的埋层；以及在基板上形成第二导电性的外延层，使得埋层夹置在基板和外延层之间。该方法还包括形成第一沟槽结构，该第一沟槽结构穿过外延层和埋层延伸到基板，具有侧壁绝缘和在第一沟槽结构的底部与基板电学接触的第一导电材料。该方法还包括：形成第二沟槽结构，该第二沟槽结构穿过外延层延伸到埋层，具有侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的第二导电材料；以及形成绝缘材料区域，该绝缘材料区域横向地从第一导电材料延伸到第二导电材料且纵向地延伸到相比于外延层的上表面更靠近第二沟槽结构的底部的深度。

根据半导体结构的另一实施例，该结构包括第一导电性的基板、基板上的第二导电性的外延层以及夹置在基板和外延层之间的第二导电性的埋层。第一沟槽结构穿过外延层和埋层延伸到基板，其具有与基板电学接触的第一导电材料。第二沟槽结构穿过外延层延伸到埋层，其具有与埋层电学接触的第二导电材料。半导体材料的氧化区域横向地从面对第二沟槽结构的第一导电材料侧延伸到面对第一沟槽结构的第二导电材料侧，使得第一和第二沟槽结构之间的区域在基本到达第二沟槽结构的深度基本没有半导体材料。

根据集成电路的实施例，该集成电路包括第一导电性的基板、基板上的第二导电性的外延层、夹置在基板和外延层之间的第二导电性的埋层以及在基板的区域形成的晶体管。第一沟槽结构穿过外延层和埋层延伸到基板以用于将晶体管与相邻晶体管电学隔离。第一沟槽结构包括与基板电学接触的第一导电材料。第二沟槽结构穿过外延层延伸到埋层。第二沟槽结构包括与埋层电学接触的第二导电材料。半导体材料的氧化台面横向地从第一导电材料延伸到第二导电材料且纵向地延伸到相比于外延层的上表面更靠近第二沟槽结构的底部的深度。

根据功率晶体管的实施例，功率晶体管包括在半导体基板中形成的第一导电性的源极区域、布置在源极区域上方的第二导电性的体区域、布置在体区域上方的第一导电性的漂移区域（使得体区域夹置在源极区域和漏极区域之间）以及穿过漂移区域和体区域延伸到源极区域中的栅极结构。第一沟槽结构穿过漂移区域和体区域延伸到源极区域。第一沟槽结构包括与源极区域电学接触的第一导电材料。第二沟槽结构穿过漂移区域延伸到体区域。第二沟槽结构包括与体区域电学接触的第二导电材料。半导体材料的氧化区域横向地从面对第二沟槽结构的第一导电材料侧延伸到面对第一沟槽结构的第二导电材料侧且纵向地延伸到相比于漂移区域的上表面更靠近第二沟槽结构的底部的深度。

当阅读下面的详细描述且当查看附图时，本领域技术人员将意识到附加的特征和优点。

附图说明