[发明专利]存储器和灵敏放大器

说明书

技术领域

本发明涉及存储器电路，特别涉及一种存储器和灵敏放大器。

背景技术

灵敏放大器(SA，Sense Amplifier)是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线(bit-line)上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线(bit-line)上的小信号变化前，灵敏放大器会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。

图1是现有的一种存储器的灵敏放大器的电路图，包括：预充电单元11、位线调整单元12、电流镜单元13、比较单元14、输出单元15和下拉单元16。

在读取存储单元22前，预充电控制信号PRE为低电平，预充电单元11(包括预充电晶体管mp)对数据线dl进行预充电，位线调整单元12(包括可变增益放大器A1和调整晶体管m8)对位线bl进行预充电，即位线节点VD的电压随调整晶体管m8输入端的电压升高而被快速充电至高电平。当位线节点VD的电压升高至一预定值时，反馈节点VC的电压从高电平转为低电平，将调整晶体管m8关闭。

在读取存储单元22时，预充电控制信号PRE为高电平，由译码单元21选中的存储单元22的电流被读到位线节点VD上，调整晶体管m8处于不完全关断状态，其电流值被钳位到与位线bl的电流(位线电流)相同的值，位线电流经电流镜单元13的输入晶体管mr和镜像晶体管m7，获得镜像电流I_m7，比较单元14根据对镜像电流I_m7与参考电流I_ref进行比较的结果，对数据节点VF进行充电或放电，以此升高或降低数据节点VF的电压(数据电压)，输出单元15根据数据电压输出数据Sout为1或0。下拉单元16(包括下拉晶体管md)在预充电控制信号PRE为低电平时将数据节点VF的电压下拉至0。

然而，如图1所示的灵敏放大器，位线调整单元12中调整晶体管m8的导通或者断开由可变增益放大器A1来控制，即所述可变增益放大器A1通过反馈位线节点VD的电压来控制所述调整晶体管m8的状态。那么，位线调整单元都必须分别包括可变增益放大器和调整晶体管，并且其中的可变增益放大器只能对应控制一个调整晶体管，由此导致电路中的电流损耗较大，相应地，存储器的整体功耗也比较大。

发明内容

本发明解决的问题是提供一种存储器和灵敏放大器，以有效地减小灵敏放大器中电流损耗以及存储器功耗过大的问题。

为解决上述问题，本发明提供一种灵敏放大器，包括：

预充电单元，在位线预充电时，根据预充电控制信号对数据线节点进行充电；

位线调整单元，在位线预充电时，由所述数据线节点对位线节点进行充电，在位线预充电后，输出位线电流；

所述位线调整单元包括电子开关、偏置电压生成单元，以及具有第一端、第二端和控制端的调整晶体管，

所述电子开关，根据位线调整单元控制信号，在位线预充电时断开，在位线预充电后导通，所述位线调整单元控制信号与所述预充电控制信号相位相反；

所述偏置电压生成单元，在所述电子开关断开时产生第一偏置电压信号，在所述电子开关导通时产生第二偏置电压信号；

所述调整晶体管的第一端连接所述数据线节点，第二端连接所述位线节点，控制端接收所述偏置电压生成单元输出的偏置电压信号，所述调整晶体管在接收到第一偏置电压信号时导通，在接收到第二偏置电压信号时断开。

可选的，所述偏置电压生成单元包括第一PMOS管和第二PMOS管，所述第一PMOS管的栅极接地，源极接电源，漏极连接所述第二PMOS管的源极；所述第二PMOS管的漏极接地，栅极作为所述偏置电压生成单元的输入端，连接所述电子开关的输出端。

可选的，所述偏置电压生成单元还包括第三PMOS管，所述第三PMOS管的栅极接地，源极接电源，漏极连接所述第二PMOS管的栅极。

可选的，所述电子开关包括反相器、第一NMOS管和第二NMOS管，所述反相器接收所述位线调整单元控制信号，输出端连接所述第二NMOS管的栅极；所述第二NMOS管的源极耦接于所述第一NMOS管的漏极，漏极为所述电子开关的输出端；所述第一NMOS管的栅极与漏极相连，源极接地。

可选的，所述电子开关还包括第四PMOS管，所述第四PMOS管的栅极连接所述反相器的输入端，源极连接所述第二NMOS管的源极，漏极连接所述第一NMOS管的漏极。