[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及一种具有不同器件尺寸的半导体器件及其制造方法。

背景技术

鳍式场效应晶体管(FinFET)由于对短沟道效应的良好控制而倍受关注。图1中示出了现有的FinFET器件的透视图。如图1所示，该FinFET包括：体Si半导体层100；在体Si半导体层100上形成的鳍片101；跨于鳍片101上的栅堆叠102，栅堆叠102例如包括栅介质层和栅电极层(未示出)；以及隔离层(如SiO₂)103。在该FinFET中，在栅电极的控制下，在鳍片101中具体地在鳍片101的三个侧面(图中左、右侧面以及顶面)中产生导电沟道。也即，鳍片101位于栅电极之下的部分充当沟道区，源、漏区则分别位于沟道区两侧。

在图1的示例中，FinFET形成于体半导体层上，但是FinFET也可以形成于其他形式的衬底如绝缘体上半导体(SOI)衬底上。另外，图1所示的FinFET由于在鳍片101的三个侧面上均能产生沟道，从而也称作3栅FET。例如，通过在鳍片101的顶壁与栅堆叠102之间设置隔离层(例如氮化物等)来形成2栅FET，此时鳍片101的顶面没有受到栅电极的控制从而不会产生沟道。

尽管FinFET相对于常规金属氧化物半导体场效应晶体管(MOSFET)提供了改进的性能，但是也带来了一些设计挑战。具体来说，常规MOSFET对于器件宽度基本上无限制，而FinFET通常具有相同高度的鳍片。这是因为为了便于鳍片的光刻构图，不同FinFET中鳍片的物理宽度需要保持一致。

换言之，为了控制晶体管的导通电流和截止电流，常规MOSFET提供两个参数：沟道的宽度W和长度L；而FinFET仅提供一个参数：FinFET的长度L，这是因为鳍片的高度是固定的，因此沟道宽度固定。因此，对于给定的晶体管长度L(定义了导通电流与截止电流之比)，来自单个鳍片的导通电流量是固定的。

然而，在高性能集成电路中经常需要具有不同导通电流的晶体管。一种改变导通电流的方式是通过改变鳍片的高度来改变相应器件的驱动能力。由于只改变了垂直方向上的尺寸，从而不会增加布局面积。

但是，目前尚不存在有效改变鳍片高度的手段。因此，需要一种新的半导体制造工艺，使其能够在同一晶片上集成具有不同器件尺寸或鳍片高度的多个半导体器件。

发明内容

本发明的目的是提供一种新的半导体器件结构及其制造方法。根据本发明，能够在半导体层上分别形成不同高度的鳍片，进而形成具有不同尺寸的器件。

根据本发明的一个方面，提供了一种半导体器件，其包括：半导体层；对所述半导体层构图而形成的第一鳍片，所述第一鳍片具有第一顶面和第一底面；对所述半导体层构图而形成的第二鳍片，所述第二鳍片具有第二顶面和第二底面；其中，所述第一顶面与所述第二顶面持平，所述第一底面和第二底面接于所述半导体层，且所述第二鳍片的高度高于所述第一鳍片的高度。

可选的，所述半导体器件还包括跨于相应鳍片上形成的栅堆叠。

优选的，所述栅堆叠与半导体层之间通过隔离层相互隔开。

优选的，在所述鳍片的顶部和栅堆叠之间还形成有硬掩膜层。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，该方法包括：提供半导体层；以及在半导体层的第一区域和第二区域对所述半导体层进行构图以分别形成第一鳍片和第二鳍片；其中，所述第一鳍片具有第一顶面和第一底面，所述第二鳍片具有第二顶面和第二底面，所述第一顶面与所述第二顶面持平，所述第一底面和第二底面接于所述半导体层，且所述第二鳍片的高度高于所述第一鳍片的高度。

其中，所述构图步骤包括：在所述第一区域和第二区域对所述半导体层进行构图，以分别形成所述第一鳍片以及所述第二鳍片的一部分；以及在所述第二区域对所述半导体层继续构图，以形成所述第二鳍片的其余部分。

可选的，还包括跨于相应鳍片形成栅堆叠的步骤。

其中，形成栅堆叠的步骤包括：在所述半导体层上所述第一鳍片和第二鳍片各自的两侧形成隔离层；在所述隔离层上跨于所述第一鳍片和第二鳍片依次形成栅介质层和栅电极层；以及对栅电极层进行构图，以形成栅堆叠。

其中，在形成栅堆叠的步骤中还对栅介质层进行构图。

其中，还在栅介质层与栅电极层之间形成功函数调节层，以及在形成栅堆叠的步骤中还对所述功函数调节层进行构图。

其中，所述构图步骤使用硬掩膜层作为构图掩膜。