[发明专利]稳压器

说明书

相关申请的交叉引用：本发明基于申请号为2011-052522、申请日为2011年3月10日的日本专利申请，并要求享受其优先权，该在先专利申请的全部内容通过参考包含于本申请中。

技术领域

在此说明的实施方式涉及一种稳压器。

背景技术

随着设备的低耗电化的要求，CPU等集成电路的低电压化正在发展。另一方面，从高性能化以及与以往系统之间的互换性考虑，有时需要比较高的电压。例如，在CPU(Central Processing Unit：中央处理单元)驱动用电源中，CPU对状态进行切换而使消耗电流变化，因此需要切换电源电压。此外，在搭载了存储器等的IC卡驱动用电源中，为了对应于动作电压不同的多个规格，需要对电源电压进行切换地供给。此外，随着设备的高速化，电源电压的切换被要求高速化。但是，在使电源电压降低时，在输出端子和接地端子之间的静电电容所蓄积的电荷放电之前，不会达到希望的电压，而限制了高速化。

发明内容

本发明的实施方式提供一种恒压电源电路，能够进行输出电压的高速切换。

根据实施方式，提供一种恒压电源电路，其特征在于，具备输出晶体管、电压检测电路、控制电路以及放电电路。输出晶体管连接在电源端子和输出端子之间。电压检测电路为，连接在上述输出端子和接地端子之间，按照根据输入的电压切换信号而变化的比率k(k≥0)，将上述输出端子和上述接地端子之间的电压分割为k:1，而在接地端子侧生成第一电压和第二电压，该第二电压与上述第一电压为相同极性、绝对值为上述第一电压的绝对值以下。控制电路为，对上述第一电压与基准电压之间的误差进行检测，以使上述误差的绝对值减少的方式控制上述输出晶体管，该基准电压为在上述输出端子生成的电压的基准。放电电路为，连接在上述输出端子和上述接地端子之间，在上述第二电压的绝对值高于上述基准电压的绝对值时，从上述输出端子向上述接地端子对电荷进行放电。

根据本发明的实施方式，能够提供一种恒压电源电路，能够进行输出电压的高速切换。

附图说明

图1是例示第一实施方式的恒压电源电路的构成的电路图。

图2是图1所示的恒压电源电路的主要信号的波形图，(a)表示电压切换信号Vsel，(b)表示输出电压Vout，(c)表示第一电压Va，(d)表示放电晶体管的栅极电压Vg。

图3是例示第二实施方式的恒压电源电路的构成的电路图。

图4是图3所示的恒压电源电路的主要信号的波形图，(a)表示电压切换信号Vsel，(b)表示输出电压Vout，(c)表示第一电压Va，(d)表示放电晶体管的栅极电压Vg。

图5是例示第三实施方式的恒压电源电路的构成的电路图。

图6是图5所示的恒压电源电路的主要信号的波形图，(a)表示电压切换信号Vsel，(b)表示输出电压Vout，(c)表示第一电压Va，(d)表示放电晶体管的栅极电压Vg。

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。另外，在本申请说明书和各图中，关于已出现的图，对与已说明的要素相同的要素赋予相同的符号，而适当省略详细说明。

(第一实施方式)

图1是例示第一实施方式的恒压电源电路的构成的电路图。

如图1所示，在恒压电源电路1中，在电源端子2和输出端子3之间连接有输出晶体管6。输出晶体管6在输出端子3和接地端子4之间生成输出电压Vout，该输出电压Vout是与供给到电源端子2的电源电压Vdd相同极性、将该电源电压Vdd的绝对值进行了降压的电压。

输出晶体管6由P沟道MOSFET(以下称为PMOS)构成。此外，在输出端子3和接地端子4之间连接有平滑电容器10，将输出电压Vout的噪声除去，并且使电压稳定化。

此外，在输出端子3和接地端子4之间连接有电压检测电路7。电压检测电路7按照根据电压切换信号Vsel而变化的比率k(k≥0)，将输出电压Vout分割为k:1，而在接地端子侧生成第一电压Va及第二电压Vb。另外，在图1所示的电压检测电路7中，第二电压Vb与第一电压Va相等。

在电压检测电路7中，在输出端子3和接地端子4之间串联连接有第一电阻11和第二电阻12。此外，电压检测电路7具有第一开关元件14，该第一开关元件14根据电压切换信号Vsel而切换为导通或截止。