[发明专利]半导体器件

说明书

相关专利申请交叉参考说明：本发明基于并要求享受申请号为2011-065314，申请日为2011年3月24日的日本专利申请的优先权，该在先专利申请的所有内容通过参考包含在本申请中。

技术领域

本发明的实施方式涉及用于电力设备的电力半导体器件。

背景技术

对于逆变器等电力设备内的开关元件中使用的IGBT(Insulated Gate Bipolar Transistor)及IEGT(Injection Enhanced Gate Transistor)等(以下，IGBT等))的电力半导体器件，要求降低导通状态下的耗电和关断损失。关断损失是在关断时蓄积在基极层中的载流子排出时所消耗的电力。减少向基极层注入的载流子的量对于减少关断损失是较有效的。减少p+型集电极层的p型杂质浓度对于减少向基极层注入的载流子的量是较有效的。但是，p⁺型集电极层的p型杂质浓度的减少会使集电极层的电阻(或导通电压)增大，并使导通状态下的耗电增大。因此，导通状态下的耗电减少和关断损失的减少处于折中关系。希望向基极层注入的载流子为低注入型、且导通电阻(集电极层的电阻)较低的IGBT等。

发明内容

本发明提供一种导通电阻较小、关断损失较少的电力半导体器件。

本发明实施方式的半导体器件具备：第一导电型的第一半导体层，第一导电型的第二半导体层，第二导电型的第三半导体层，第一导电型的第四半导体层，栅极绝缘膜，栅极电极，层间绝缘膜，第二导电型的第五半导体层，第二导电型的第六半导体层，绝缘性电流狭窄体，第一电极，第二电极。第二半导体层设在第一半导体层之上，并具有比第一半导体层的第一导电型杂质浓度低的浓度的第一导电型杂质。第三半导体层形成在第二半导体层的与第一半导体层相反侧的表面。第四半导体层形成在第三半导体层的与第一半导体层相反侧的表面，并具有比第二半导体层的第一导电型杂质浓度高的浓度的第一导电型杂质。栅极绝缘膜与第二半导体层、第三半导体层及第四半导体层相接地设置。栅极电极隔着栅极绝缘膜与第二半导体层、第三半导体层及第四半导体层对置地设置。层间绝缘膜设在栅极电极上，与栅极绝缘膜一起覆盖栅极电极。第五半导体层设在第一半导体层的与第二半导体层相反侧的表面上。第六半导体层设在第五半导体层的与第一半导体层相反侧的表面上，并具有比第五半导体层的第二导电型杂质浓度高的浓度的第二导电型杂质。电流狭窄体设在第五半导体层内，具有与第五半导体层的表面平行的平面和设在该平面内的间隙。第一电极与第六半导体电连接。第二电极与第三半导体层和第四半导体层电连接。

根据本发明的实施方式，能够提供一种导通电阻小且关断损失小的电力半导体器件。

附图说明

图1是第一实施方式的半导体器件的主要部分截面图。

图2是第二实施方式的半导体器件的主要部分截面图。

具体实施方式

下面，参照附图，对本发明的实施方式进行说明。在实施例中的说明中使用的图是为便于说明而采用的示意性的图，图中的各要素的形状、尺寸、大小关系等，在实际实施时不一定限于图中所示，能够在得到本发明的效果的范围内适当进行变更。半导体材料则以硅作为一例进行了说明。关于第一导电型及第二导电型，则分别说明n型及p型的情况。在使用n^-型、n型及n⁺形的情况下，其杂质浓度具有n^-＜n＜n⁺的关系。关于p^-型、p型及p⁺形也同样。此外，例如，单指的p型杂质的浓度表示半导体层中所含的实际的p型杂质的浓度，所谓有效p型杂质的浓度是指与半导体层中所含的n型杂质补偿后的浓度。关于n型杂质的浓度和有效n型杂质的浓度也同样。在各实施方式中，作为电力半导体器件，以IGBT(Insulated Gate Bipolar Transistor(绝缘栅双极晶体管))为例进行了说明，但是这些实施方式同样能够应用于IEGT(Injection Enhanced Gate Transistor(注入增强栅晶体管))等的半导体器件中。

(第一实施方式)