[发明专利]时钟生成电路

权利要求书

1.一种时钟生成电路，包括：

第一分频器，所述第一分频器在每当计数R个(R是整数)输入时钟时输出基准时钟；

环路单元，所述环路单元包括第二分频器，所述第二分频器在每当计数F个(F是整数)输出时钟时输出反馈时钟，并且通过基于所述基准时钟和所述反馈时钟之间的相位误差控制输出时钟的频率来生成输出时钟，所述输出时钟与所述基准时钟相位同步并且具有所述基准时钟F倍的频率；

时钟切换单元，所述时钟切换单元在多个输入时钟中选择由时钟选择命令所指定的一个输入时钟并且将所选择的输入时钟提供到所述第一分频器；以及

时序控制单元，所述时序控制单元根据指定所述输入时钟的时钟选择信息的切换来切换用于所述时钟切换单元的时钟选择命令，切换用于将一个基准时钟输出到所述第一分频器的输入时钟的数目R的设定和用于将一个反馈时钟输出到所述第二分频器的输出时钟的数目F的设定中的至少一个，以及开始使用所述第一分频器对在切换设定之后的与所设定的数目R相对应的输入时钟的计数操作和使用所述第二分频器对在切换设定之后的与所设定的数目F相对应的输出时钟的计数操作。

2.根据权利要求1所述的时钟生成电路，其中，在所述时钟选择信息被切换之后，所述时序控制单元根据所述第一分频器中的输入时钟的计数值或所述第二分频器中的输出时钟的计数值变为预定值来切换用于所述时钟切换单元的时钟选择命令，并且在通过所述时钟切换单元开始由切换的时钟选择命令指定的输入时钟的输出的时刻使得所述第一分频器和所述第二分频器开始在切换设定之后的与所设定的数目R相对应的输入时钟的计数操作和在切换设定之后的与所设定的数目F相对应的输出时钟的计数操作。

3.根据权利要求1所述的时钟生成电路，其中，所述时钟切换单元输出相对于所述时钟选择命令的切换被延迟并且在切换后由所述时钟选择命令指定的输入时钟；以及

其中，所述时序控制单元根据用于所述时钟切换单元的时钟选择命令的切换来停止所述第一分频器和所述第二分频器，并且在通过所述时钟切换单元开始由切换的时钟选择命令指定的输入时钟的输出的时刻使得所述第一分频器和所述第二分频器开始在切换设定之后的与所设定的数目R相对应的输入时钟的计数操作和在切换设定之后的与所设定的数目F相对应的输出时钟的计数操作。

4.根据权利要求1所述的时钟生成电路，其中，所述时序控制单元根据用于所述时钟切换单元的时钟选择命令的切换来停止所述第一分频器，然后在流逝一时间段之后停止所述第二分频器。

5.根据权利要求1所述的时钟生成电路，其中，在所述时钟选择信息的切换后，所述时序控制单元根据所述第一分频器输出所述基准时钟来切换用于所述时钟切换单元的时钟选择命令。