[发明专利]一种无化学机械抛光的浅沟槽隔离工艺

说明书

技术领域

    本发明涉及半导体制备技术领域，特别是涉及一种无化学机械抛光的浅沟槽隔离工艺。

背景技术 　　随着半导体技术的飞速发展，集成电路制造工艺已经深入深亚微米时代。浅沟槽隔离（Shallow Trench Isolation）技术，由于其具有优异的隔离性能和平坦的表面形状以及良好的抗锁性能等，已经成为一种广泛应用于CMOS器件制造过程中的器件隔离技术。在现代CMOS器件的制造中，随着器件关键尺寸不断地按照比例缩小，浅沟槽隔离的深宽比也变得越来越大。

在半导体集成电路工艺中，传统的隔离技术是自对准场氧化隔离技术，即以硬掩膜掩蔽有源区，将场区的衬底硅暴露，然后用热氧化的方法，产生隔离区氧化硅。这种方法简单，实用性强，所用生产工艺成熟，缺点是会在有源区边界形成‘鸟嘴’区，成为深亚微米工艺的发展中提高集程度的瓶颈。实践中，‘鸟嘴’的尺寸很难减少到0.1μm以下。因此，当微电子工艺的特征尺寸减小到0.25μm，场氧化工艺逐渐被浅沟槽隔离技术(STI)工艺所代替。用硬掩膜的保护有源区，将场区刻槽，再用化学气相沉积法（如高密度等离子体淀积技术（HDP）或者高深宽比绝缘淀积技术（HARP））等在沟槽中形成隔离介质，浅沟槽隔离工艺的优点是可以最有效的利用有源区的线宽，提高集程度。结合化学机械抛光工艺的浅沟槽隔离技术可以做到极高的表面平坦化，增加后道布线的层数。但是，浅沟槽隔离工艺也存在着工艺过程复杂，不易控制的缺点。例如，浅沟槽隔离结构的氧化硅过磨削（Dishing）和有源区硬掩膜过磨削（Erosion）问题。浅沟槽隔离结构的氧化硅过磨削（Dishing）问题主要是由于图形密度的差异，导致化学机械抛光工艺在不同图形区域的磨削速率不同，也即，在有源区图形密度较大的区域相对于图形密度较小的区域的磨削速度较低。因此，当有源区图形密度较低的区域的有源区上浅槽隔离氧化硅已经磨削完成，但图形密度较高的区域将有氧化硅残留。为了清除残留氧化硅，化学机械抛光工艺需要一定时间的过磨削。这种过磨削会造成隔离槽中的氧化硅损失，沟槽槽宽度增加等问题。上述的问题会导致氧化硅的平面低于有源区的平面，也即产生了过磨削现象。产生浅沟槽隔离结构的有源区硬掩膜过磨削（Erosion）问题是由于在CMP工艺中，为保护有源区不受影响，需在有源区淀积硬掩膜层。虽然工艺中采用的浆料对硬掩膜有选择性，但由于工艺过程中的机械作用，硬掩膜层也会有磨削现象，特别是如前所述的过磨削现象。因硬掩膜层需要支持整个过磨削过程，损失较为严重，尤其是在有源区图形密度低的区域，有源区边缘的过磨削可能会到导致器件的出现相应的缺陷，这也是有源区硬掩膜过磨削现象。上述的两种现象，都将导致隔离槽中的氧化硅降低，造成有源区边缘暴露，门电压降低，漏电增加，即导致所谓的‘Hump’效应的产生。

发明内容

本发明的目的在于提供一无化学机械抛光的浅沟槽隔离工艺，其可有效简化浅沟槽隔离工艺，防止有源区在化学机械抛光过程中出现过磨削现象，提高半导体的性能。

为了实现上述目的，本发明采用的技术方案为：

一种无化学机械抛光的浅沟槽隔离工艺，其中，包括以下的步骤：

步骤S1：提供一硅衬底，所述硅衬底上淀积一层钝化保护层；

步骤S2：刻蚀所述钝化保护层和所述硅衬底，形成位于所述钝化保护层中的通孔和位于所述硅衬底中的沟槽；

步骤S3：在所述硅衬底的沟槽中插入高度与沟槽的高度相同的平衡密度辅助图形，使得平衡密度辅助图形上表面与钝化保护层上表面保持在同一水平线上； 

步骤S4：在所述钝化保护层以及所述硅衬底中的沟槽内淀积一层绝缘薄膜；

步骤S5：形成位于浅沟槽内的浅沟槽隔离结构，以及位于所述浅沟槽隔离结构两侧的有源区；

其中， S＜X＜√2a， S为本技术节点有源区允许的最小间距，X为平衡密度辅助图形与有源区之间的距离，a为所淀积的绝缘薄膜的厚度。

上述的无化学机械抛光的浅沟槽隔离工艺，其中，所述的步骤S5中采用高深宽比绝缘淀积技术在所述硅衬底和所述硅衬底的沟槽中淀积一层绝缘薄膜。

上述的无化学机械抛光的浅沟槽隔离工艺，其中，所述的绝缘薄膜为二氧化硅薄膜。

本发明的一种无化学机械抛光的浅沟槽隔离工艺，通过在位于有源区之间的沟槽中插入平衡密度控制图形，而后再在其上淀积一层绝缘薄膜，在简化传统的浅沟槽隔离工艺的同时，可以避免有源区在化学机械抛光过程中出现过磨削现象，进而实现了无化学机械抛光的浅沟槽隔离工艺，工艺过程简单易控制。

附图说明