[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。

背景技术

如本领域技术人员所知的，对于诸如场效应晶体管的半导体器件的制造工艺，存在后形成栅极(gate-last)和先形成栅极(gate-first)方法。

在后形成栅极的方法中，在衬底809上形成电介质层807和伪栅(dummy gate)，优选在此进行轻掺杂区(LDD)注入，然后形成间隔件(spacer)803；在如此的伪栅的栅极结构的形成后，进行源区和漏区注入；然后形成第一层间电介质层805，并进行CMP，从而基本露出伪栅的上表面；去除伪栅；然后形成栅极电介质层和金属栅极，例如通过沉积栅极电介质(在某些实施例中，其可以是高K电介质)和金属栅极材料，之后进行CMP从而形成栅极801；对栅极进行层间电介质的重覆盖；之后形成接触孔，如图8所示。

类似地，先形成栅极的方法与常规的多晶硅栅极器件的方法类似。在衬底809上形成电介质层807和栅极801，优选在此进行LDD注入，形成间隔件803；在如此的栅极结构的形成之后，进行源区和漏区注入；形成第一层间电介质层805覆盖栅极；之后形成接触孔，也如图8所示。

通常，第一层间电介质层把栅极覆盖住主要是为了便于形成到栅极和/或有源区的接触孔821、823(其用于形成接触件或布线)。

然而，随着接触件关键尺寸的缩减，对其制造工艺带来了挑战，并且接触件开路的风险也随之增加。例如，由于接触件关键尺寸的缩减，相对厚的抗蚀剂可能导致接触孔(或，开口)蚀刻停止。并且难以将接触件的CD缩减到期望的目标值。

另外，在诸如MOS晶体管等半导体器件的制造过程中，金属栅极(诸如，铝(Al)或铝-钛(Al-Ti)合金等)在层间电介质层(例如，层间氧化物层)的沉积工艺过程容易被氧化，从而在栅极的表面产生金属氧化物层。

由此所产生的金属氧化物层可能比较致密，并且可能难以被蚀刻，尤其是对于铝的氧化物而言更是如此。并且，这样的金属氧化物的存在会增加接触电阻。

因此，需要解决上述的金属栅极氧化问题的方案。

发明内容

本发明的目的之一在于至少部分解决现有技术中的上述问题。

本发明的另一目的在于提供一种半导体器件及其制造方法，其中能够保护金属栅极在层间电介质(例如，氧化物)的沉积工艺中不被氧化。

本发明的另一目的在于提供一种半导体器件及其制造方法，其中，能够保护金属栅极在接触孔(contact)蚀刻工艺过程中的抗蚀剂灰化(或含氧干法蚀刻)中不被氧化。

根据本发明一个方面，提供了一种半导体器件的制造方法，所述方法包括以下步骤：提供半导体器件的衬底，所述衬底上形成有栅极结构和第一层间电介质层，所述栅极结构包括金属栅极，所述第一层间电介质层的上表面与所述栅极的上表面基本上齐平；形成界面层，以至少覆盖所述栅极的上表面，以保护所述栅极的上表面不被氧化；以及在所述界面层上形成第二层间电介质层。优选地，所述方法进一步包括：将所述第二层间电介质层图案化，以形成穿过所述第二层间电介质的开口，从而露出所述界面层的部分表面。

优选地，所述图案化进一步包括：在所述第二层间电介质层上形成图案化的抗蚀剂；以所述图案化的抗蚀剂为掩模，对所述第二层间电介质层进行蚀刻，以形成所述开口。

优选地，所述方法进一步包括：在对所述第二层间电介质层的蚀刻之后，通过灰化来去除所述抗蚀剂，

在该灰化过程中，所述界面层保护金属栅极不受灰化的影响。

优选地，所述方法进一步包括：以图案化的第二层间电介质层为掩模对所述界面层的露出的表面进行蚀刻，以形成穿过所述界面层的开口，从而露出栅极的至少部分上表面和/或第一层间电介质层的部分表面。

优选地，所述方法进一步包括：在形成穿过所述界面层的开口之后，进行蚀刻，形成穿过所述第一层间电介质层的开口，以露出衬底的部分表面。

优选地，所述衬底的露出的表面位于半导体器件的源区或漏区。

优选地，所述金属栅极包含铝。

优选地，所述界面层的材料为下列中的一种：硅的氮化物，硅的碳化物，或掺杂的硅的碳化物。

优选地，所述界面层的厚度为5-250nm。