[发明专利]LDO输出过压保护电路及使用该保护电路的LDO

说明书

技术领域

本发明涉及一种LDO(low drop-out voltageregulator低压差线性稳压器)，特别涉及一种LDO输出过压保护电路。

背景技术

LDO能够在很宽的负载电流和输入电压范围内保持规定的输出电压，而且输入和输出电压之差可以很小。当LDO的负载突变时，LDO的输出会出现过压现象，尤其是当LDO给数字电路供电时，这种现象更为明显。当数字电路进入关断状态的时候，LDO的负载由重载突然跳变到轻载时，由于LDO的反应速度不够快导致输出出现过压现象，如果超出数字电路的电压承受范围，就会影响数字电路的寿命甚至损坏数字电路的器件。

图1为现有技术中的一种LDO输出过压保护电路及LDO的电路原理图。该方案通过一比较器输出控制NMOS管N1的导通来防止LDO输出过压。负载ILOAD由正常工作状态突然跳变为关断状态时，由于误差放大器的速度限制导致PMOS管P1的栅极电压不能很快的做出调整，使得LDO输出电压VOUT被充到比较高的电压，当LDO输出电压VOUT变高时，反馈电压VFB变高，比较器的输出电压也变高，使得NMOS管N1导通，LDO输出电压VOUT下降，从而防止LDO输出电压VOUT出现过压现象。

发明人发现上述现有技术虽然解决了LDO输出过压的问题，但是，该技术采用比较器防止LDO输出过压方案又带来了如下新的技术问题：

首先比较器的速度要求足够快，比较器的速度做的很快需要较大的功耗，在消费类电子中是不能接受的。

另外误差放大器和比较器的输入偏差电压的大小以及极性可能不一致。

为了防止比较器对LDO的影响，现有技术采用加入一输入偏差电压VOS的方法，而且需要偏差电压VOS取得足够大。但是若偏差电压VOS取值较大的时候，只有当LDO输出电压VOUT过压更高的时候才能使比较器翻转，这样防止LDO输出电压VOUT过压的效果就会大打折扣。

发明内容

为解决上述问题，本发明电路提供一种电路结构简单，成本低廉，低压差线性稳压器的负载突变时防止其输出过压保护效果明显的低压差线性稳压器输出过压保护电路及使用该保护电路的低压差线性稳压器。

本发明的技术方案是：一种低压差线性稳压器输出过压保护电路，包含脉冲产生电路及关断电路。该脉冲产生电路输入端与负载关断信号端口SLEEP连接，用于根据所述负载关断信号端口SLEEP的信号，产生窄脉冲信号；该关断电路用于在接收到所述脉冲产生电路产生的窄脉冲信号时将PMOS管P2关断。

优选地：所述脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1；

所述反相器INV1的输入端连接所述负载关断信号端口SLEEP；

所述反相器INV1的输出端连接所述PMOS管P4的栅极和所述NMOS管N1的栅极；

所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管N1的漏极；

所述NMOS管N1的源极接地；

所述NMOS管N1的漏极连接所述反相器INV2的输入端和所述电容C的上端；

所述电容C的下端接地；

所述反相器INV2的输出端连接所述与非门NAND1的第一输入端；

所述与非门NAND1的第二输入端连接所述负载关断信号端口SLEEP；

所述与非门NAND1的输出端为所述脉冲产生电路的输出端。

优选地：所述关断电路包括PMOS管P3；所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接，所述PMOS管P3的源极和所述电源VDD连接；所述PMOS管P3的漏极和PMOS管P2的栅极连接。

一种低压差线性稳压器，包括PMOS管P2，还包括脉冲产生电路和关断电路；

所述脉冲产生电路的输入端与负载关断信号端口SLEEP连接，用于根据所述负载关断信号端口SLEEP的信号，产生窄脉冲信号；

所述关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS管P2关断。

优选地，所述低压差线性稳压器包括误差放大器、分压电阻Rf1、分压电阻Rf2、电容Cout；

所述误差放大器的反相输入端连接参考电压VREF；

所述误差放大器的输出端连接所述PMOS管P2的栅极；

所述PMOS管P2的源极连接电源VDD；

所述PMOS管P2的漏极通过串联所述分压电阻Rf1和所述分压电阻Rf2接地；