[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用

本申请包含与2010年9月3日向日本专利局提交的日本专利申请JP2010-197916中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

根据相关技术的具备SOI(绝缘体上硅，silicon on insulator)结构的半导体装置100构造为如图10所示。半导体装置100包括SOI基板，该SOI基板设置为在由硅(Si)制成的支撑基板101上隔着绝缘层(下文中称作“BOX层”)102而形成有由单晶硅(称作“SOI层”)103制成的半导体层。

SOI层103由元件隔离区109隔离，并且在如此隔离的SOI层103的每个部分中形成有源极区107和漏极区108。而且，在主体区104上方隔着栅极绝缘膜105而形成有栅极106，主体区104用作源极区和漏极区之间的沟道。

因为具有这种配置的半导体装置100包括设置于SOI层103下面的BOX层102，故可抑制电流泄漏至基板，因此该装置可在低电压下运行。半导体装置100的寄生电容小于诸如MOS晶体管等具有硅基板的半导体装置的寄生电容。因此，所述装置具有诸如非常适于高速运行的优异特性。

然而，半导体装置100的主体区104未电连接于例如外部电源等任何部件，因此该主体区处于悬空状态。结果，在主体区104中产生的空穴被累积而不是被释放，并且发生浮体效应，使得半导体装置100的运行不稳定。于是，产生了源极区107和漏极区108之间的耐压下降等问题。

在此情况下，例如，JP-A-2002-334996(专利文献1)公开了一种技术，如图11所示，该技术将主体区104的电位固定在地电位。这种配置用于专利文献1中公开的半导体装置中，以便将主体区104中产生的空穴释放。于是，抑制了源极区107和漏极区108之间的耐压的下降。

发明内容

在专利文献1中公开的其中将主体区104固定在地电位的半导体装置的情况中，当该装置使用交流电或者当将AC信号输入至漏极区108时，会发生运行不稳定的问题。具体地，当将负电压施加于漏极区108时，正向电流从主体区104流到漏极区108。因此，当专利文献1中公开的半导体装置使用交流电时，所述主体区必须处于悬空状态，这导致了不能抑制漏极区108和源极区107之间的耐压下降的问题。

本发明的实施方式提供了一种半导体装置，该装置包括：第一晶体管，其形成于半导体基板上；和第二晶体管，其隔着绝缘层而形成于半导体基板上方。第一晶体管包括：第一主体区，其形成于半导体基板的表面上；以及第一源极区和第一漏极区，它们形成为夹着第一主体区。第二晶体管包括：半导体层，其形成于绝缘层上；第二主体区，其形成于半导体层的一部分中；第二源极区和第二漏极区，它们形成为夹着半导体层中的第二主体区；栅极绝缘膜，其形成于半导体层的所述主体区上；以及栅极，其形成于栅极绝缘膜上。第二漏极区布置在第一主体区上。第二主体区布置在第一漏极区上。在绝缘层的位于第一漏极区和第二主体区之间的部分中形成有连接层。第二漏极区还用作第一晶体管的栅极。

在根据本发明的实施方式的半导体装置中，第一源极区可接地，并且将预定电压施加于第二漏极区以使第二晶体管导通，并且第二主体区经由作为沟道的第一主体区而接地。

本发明的另一实施方式提供了一种半导体装置的制造方法，该方法包括：以杂质对半导体基板的表面区域进行掺杂，以形成第一源极区和第一漏极区；在半导体基板上形成绝缘层；在第一漏极区上去除绝缘层以形成连接槽；以金属膜填充连接槽以形成连接层；在绝缘层上形成半导体层；在半导体层中，在连接层上方的区域的两侧形成第二源极区和第二漏极区；在连接层上方的半导体层上形成栅极绝缘膜；并且在栅极绝缘膜上形成栅极。在第一源极区和第一漏极区之间的区域上布置第二漏极区，以便形成第一晶体管和第二晶体管。第二晶体管的第二漏极区还用作第一晶体管的栅极。

在根据本发明的实施方式的半导体装置中，在半导体装置中形成有第一晶体管；在第一晶体管的沟道上布置有第二晶体管的第二漏极区；并且在绝缘层的位于第二主体区和第一漏极区之间的部分中形成有连接层。于是，可通过对第二漏极区施加电压而操作第一晶体管，并且通过施加于第二漏极区的电压的极性，可使所述主体区在开路和短路状态之间切换。因此，即使在装置使用交流电时，仍可在不增加该装置的单元面积的情况下，抑制半导体装置的耐压的下降。

附图说明

图1为根据本发明的实施方式的半导体装置的截面结构的示意图；