[发明专利]电子束投射装置、处理基板及制造电子束投射装置的方法

说明书

技术领域

本发明涉及一种电子束投射装置及其方法。

背景技术

半导体集成电路(IC)工业已经历过快速成长。在集成电路沿革的过程，当几何尺寸(例如可用制造工艺建构的最小组件(或线))降低时，功能性密度(亦即单位芯片面积上的互连装置的数目)增加。这种制造工艺的尺寸微缩通常通过增加制造效率以及降低相关成本产生效益，但同时也增加制造IC的复杂度，且为使这些发展得以具体实现，IC制造工艺领域的技术发展需要同步进行。

发明内容

有鉴于此，本发明提供一种电子束投射装置。电子束投射装置包括基板，基板具有多个芯片。每个芯片包括芯片架构。芯片架构具有压电薄膜部分，以及设置于压电薄膜部分上方的尖端。电子束投射装置可能还包括电耦接压电薄膜部分的第一偏移特征。压电薄膜部分及第一偏压特征被组态以至于当第一偏压特征改变施加到压电薄膜部分的第一偏压时尖端的一位置被调整。电子束投射装置还包括电耦接尖端的第二偏压特征，尖端及第二偏压特征被组态以至于尖端通过第二偏压特征根据施加到尖端的第二偏压处理另一基板。第一偏压特征及第二偏压特征包括铝及铜其中一种。基板可能包括硅。在范例中，尖端包括设置于压电薄膜部分上方的第一部分以及设置于第一部分上方的第二部分。第一部分包括半导体材料，例如硅。第二部分包括导电材料，例如铂。在范例中尖端具有大约5nm到10nm的弯曲半径。尖端具有小于或等于大约0.01nm²的尖端面积。多个芯片通过浅沟槽(STI)绝缘特征彼此隔离。

在另一实施例中，本发明提供一种以电子束投射装置处理基板的方法。方法可能包括提供第一基板在第二基板上，其中第一基板具有多个芯片，每个芯片包括压电部分及耦接压电部分的尖端；施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板；以及施加第二偏压到每一芯片的尖端，以至于程序被实施于第二基板。方法可能还包括在程序实施到第二基板的期间变化第一偏压到每一芯片的压电部分。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括控制每一尖端在x、y及z方向的位移。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括实施光刻程序于第二基板。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板包括实施氧化程序于第二基板。施加第一偏压到每一芯片的压电部分，以至于每一尖端被定位实施程序于第二基板可能包括实施测量程序及检验程序其中一个于第二基板。

在另一范例，本发明提供一种制造电子束投射装置的方法。范例的方法包括形成多个压电特征于基板上；以及形成多个尖端于多个压电特征上。方法可能还包括形成多个第一偏压特征，以至于每一压电特征电耦接多个第一偏压特征的一个。方法可能还包括形成多个第二偏压特征，以至于每一尖端电耦接多个第二偏压特征的一个。

本发明的实施例可降低工艺时间及成本。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。

附图说明

图1为一俯视图是依据本公开的实施例显示使用多尖端处理元件基板的装置；

图2为一透视图是依据本公开的实施例显示图1的装置的一部分；

图3为一透视图是依据本公开的实施例显示图1的装置的一芯片部位；

图4为一透视图是依据本公开的实施例显示使用具有多尖端的装置实施制造工艺于元件基板上；

图5为一透视图是依据本公开的实施例显示使用具有多尖端的装置实施另一制造工艺于元件基板上；以及

图6为一流程图是说明依据本公开的实施例使用具有多尖端的装置处理元件基板的方法。

【主要附图标记说明】

100～电子束投射装置；110～基板；

120～校准符号；130～芯片；

140～绝缘特征；160～部分；

170～压电特征；172～基底部分；

174～尖端部分；180～偏压特征；

182～偏压特征；184～偏压特征；

186～偏压特征；190～偏压特征；

192～偏压特征；194～偏压特征；

200～电子束投射装置；210～基板；

230～芯片架构；232～压电特征；

234～基底部分；236～尖端部分；

240～导电特征；250～晶片载台；

260～元件基板；262～图样；