[发明专利]一种预防刻蚀阻挡层开裂的结构及形成该结构的方法

说明书

技术领域

本发明涉及一种半导体制造领域中刻蚀阻挡层的结构，尤其涉及一种可以预防刻蚀阻挡层开裂的结构以及形成该结构的方法。                                                                                                                              

背景技术

随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅来提高载流子的电迁移率。

氮化硅由于其化学稳定性高、优良的光电性能及强的阻挡Na⁺扩散等优点，而被广泛应用于半导体器件以及集成电路之中。通过在金属-氧化物-半导体（N-Mental-Oxide-Semiconductor，NMOS）上面淀积高拉应力氮化硅作为通孔刻蚀停止层（Contact Etch Stop Layer，CESL）。

在中国专利CN102044492A中披露了一种用于制造半导体器件的方法，包括下列步骤：提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层；刻蚀所述高应力诱发层以便将其薄化；利用干法刻蚀去除所述薄化的高应力诱发层和蚀刻停止层。

在中国专利CN102044437A中披露了一种用于制造半导体器件的方法，包括下列步骤：提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为40∶1~60∶1；刻蚀所述高应力诱发层以便将其薄化；刻蚀所述薄化的高应力诱发层和蚀刻停止层以便将其移除。

在中国专利CN102117773A中披露了一种使用应力记忆技术工艺制造半导体器件的方法，方法包括：在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；在所述栅氧化层和栅极上依次沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行垂直于半导体衬底表面方向的定向刻蚀；在PMOS区域上形成光刻胶层，对NMOS区域进行N⁺离子注入工艺；以所述光刻胶层为掩膜，去除NMOS区域上的侧墙氧化层；去除PMOS区域上的光刻胶层；在NMOS区域上形成光刻胶层，对PMOS区域进行P⁺离子注入工艺；去除NMOS区域的光刻胶层；在PMOS区域和NMOS区域上形成缓冲氧化层和高应力氮化硅层；去除PMOS区域上的高应力氮化硅层；进行尖峰退火工艺；去除NMOS区域上的高应力氮化硅层。

在上面提及的制备方法及常见制造方法中，由于生产工艺原因会使得氮化硅薄膜内部具有较高的拉应力。而氮化硅薄膜层厚度不均匀会使得局部拉力较大，如果控制不好的话，在一些应力集中的区域如栅极底部，可能会出现氮化硅薄膜的开裂。从而产生不连续的薄膜，最终不能够达到提高载流子迁移率的效果。

发明内容

本发明提供一种预防刻蚀阻挡层开裂的结构，利用由SACVD制备的二氧化硅具有一定的拉应力和相对应氮化硅较软的特性，预先淀积一层一定厚度的SACVD（Sub-atmospheric Chemical Vapor Deposition，次常压化学汽相沉积）制程的二氧化硅作为缓冲层，从而在一定程度上降低了刻蚀阻挡层由于较高的拉应力而开裂的可能性。

为实现上述目的，本发明提供一种预防刻蚀阻挡层开裂的结构，包括： 

一设置有栅极的半导体基底，所述栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧墙；

一由STI工艺形成的沟槽设置于该半导体基底中，所述沟槽内设有填充物；

一二氧化硅缓冲层覆盖于半导体基底、侧墙及栅极上；以及

一层氮化硅通孔刻蚀阻挡层覆盖于二氧化硅缓冲层上。

在上述的结构中，所述二氧化硅缓冲层的厚度在30~300A之间。

本发明另外一个目的在于提供形成上述预防刻蚀阻挡层开裂结构的方法，包括以下步骤：