[发明专利]智能电表核心模块的封装结构

说明书

技术领域

本发明涉及芯片封装技术领域，特别涉及一种智能电表核心模块的封装结构。

背景技术

随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多，越来越强。

传统的智能电表模块，是将各个封装好的功能子电路最后通过相应的逻辑连接起来，这需要外接大量的布局布线来完成这一连接，从而会占据电路板上大量的面积，也增加走线难度。同时，由于电路板上的线路尺寸和过孔尺寸也过大，使整个系统的面积和体积也会跟着加大。这不但使得整个智能电表模块的封装结构尺寸过大，也使得制造成本上升。

传统的智能电表封装结构越来越无法满足人们对电子产品小型化、高集成度的要求。

发明内容

本发明提供一种智能电表核心模块的封装结构，以解决现有智能电表核心模块封装结构的上述问题。

本发明提供的一种智能电表核心模块的封装结构，包括，

基板；

设置于基板表面上的复数个用于智能电表的裸芯片和电子元器件；

所述复数个裸芯片和电子元器件与基板之间的电联接结构；

覆盖所述复数个裸芯片、电子元器件以及电联接结构的保护层；

形成与所述基板背面的BGA(Ball Grid Array)焊球阵列。

可选的，所述基板为化合物基板、陶瓷基板、硅基基板或玻璃中的一种。

可选的，所述基板至少为一层。

可选的，所述复数个裸芯片以平铺方式设置于基板表面；芯片与基板之间通过倒装焊或键合引线方式与基板上的引线焊盘电联接。

可选的，所述复数个裸芯片以堆叠方式设置于基板表面，相邻裸芯片之间设置有绝缘隔离层并通过过孔中的金属线或键合引线电联接；最下层的裸芯片通过倒装焊方式与基板电联接。

可选的，所述基板上至少形成一个裸芯片堆叠结构。

可选的，在所述基板上设置侧边具有台阶的下凹腔体；复数个裸芯片以堆叠方式设置于所述下凹腔体底部，堆叠在一起的相邻芯片之间设置有绝缘隔离层；每一所述的芯片通过键合引线与设置于下凹腔体侧边的台阶上的焊盘电联接。

可选的，在所述基板表面还通过平铺或堆叠方式设置有裸芯片。

可选的，所述每一个裸芯片外具有独立封装结构。

可选的，所述的裸芯片包括MCU芯片、485芯片、计量芯片、ESAM，存储器、逻辑电路和时钟芯片以及其他用于电表功能的芯片和电子元器件。

可选的，所述保护层为有机聚合物材料形成的塑封胶，其厚度和面积足以包覆基板表面上的复数个裸芯片和电联接结构。

可选的，所述BGA焊球阵列为钎料金属。

本发明还提供一种智能电表核心模块的封装结构，包括，

基板；

复数个嵌入基板内部的用于智能电表的裸芯片，且所述复数个裸芯片之间通过过孔电联接并与基板内部的引线层电联接‘

形成与所述基板背面的BGA(Ball Grid Array)焊球阵列。

本发明另外还提供一种智能电表核心模块的封装结构，包括，

柔性基板和复数个用于智能电表的裸芯片；

所述复数个裸芯片贴装在所述柔性基板的表面或背面预定位置，通过过微凸点阵列与该柔性基板的互连层电联接；

所述柔性基板折叠在一起，形成数个折叠层，并使所述的装贴于柔性基板上的裸芯片置于柔性基板折叠层之间。

与现有技术相比，本发明具有以下优点：本发明的智能电表核心模块的封装结构将电表系统中所用的各个不同大小尺寸型号的裸芯片，集成为一体，形成一个高密度，低损耗，低成本的小型电表模块，使得整个模块的面积和体积都大大减小；进一步的，本结构中电表模块中的各个芯片间的走线距离变短，更利于提高信号处理的速度，提高电表模块的性能。

此外，本发明的方法成本低且易于控制，便于大规模量产。

附图说明

图1为本发明的智能电表核心模块的封装结构的第一实施例的结构示意图；

图2为本发明的智能电表核心模块的封装结构的第二实施例的结构示意图；

图3为本发明的智能电表核心模块的封装结构的第三实施例的结构示意图；

图4为本发明的智能电表核心模块的封装结构的第四实施例的结构示意图；

图5为本发明的智能电表核心模块的封装结构的第五实施例的结构示意图；

图6为本发明的智能电表核心模块的封装结构的第六实施例的结构示意图。

具体实施方式