[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

位线；

m条(m为大于或等于3的自然数)字线；

源线；

m条信号线；

第一至第m个存储器单元；以及

驱动器电路，

其中，所述第一至第m个存储器单元中的每一个包括：

包括第一栅端子、第一源端子和第一漏端子的第一晶体管；

包括第二栅端子、第二源端子和第二漏端子的第二晶体管；以及

电容器，

其中，所述第二晶体管的沟道包括氧化物半导体层，

其中，所述源线电连接到第m个存储器单元中的所述第一源端子，

其中，第k条(k为1至m的自然数)信号线电连接到第k个存储器单元中的所述第二栅端子，

其中，第k条字线电连接到第k个存储器单元中的所述电容器的第一端子，

其中，第j个(j为3至m的自然数)存储器单元中的所述第二漏端子电连接到第(j-1)个存储器单元中的所述第一栅端子、所述第(j-1)个存储器单元中的所述第二源端子和所述第(j-1)个存储器单元中的所述电容器的第二端子，

其中，所述第m个存储器单元中的所述第一栅端子、所述第m个存储器单元中的所述第二源端子和所述第m个存储器单元中的所述电容器的第二端子相互电连接，

其中，所述第j个存储器单元中的所述第一漏端子电连接到所述第(j-1)个存储器单元中的所述第一源端子，

其中，所述驱动器电路包括m个第一电路和(m-1)个第二电路，

其中，将写控制信号和m个行地址选择信号输入到所述驱动器电路，

其中，将所述写控制信号和第j个行地址选择信号输入到第j个第一电路，

其中，把来自第(j-2)个第一电路的输出和来自第(j-1)个第二电路的输出输入到第(j-2)个第二电路，

其中，把来自所述第(j-1)个第二电路的所述输出输入到第(j-1)条信号线，以及

其中，把来自第m个第一电路的输出输入到第m条信号线。

2.如权利要求1所述的半导体装置，

其中，所述驱动器电路包括一个延迟电路，以及

其中，来自所述第m个第一电路的所述输出通过所述延迟电路输入到所述第m条信号线。

3.如权利要求1所述的半导体装置，

其中，所述驱动器电路包括m个延迟电路，

其中，来自所述第(j-1)个第二电路的所述输出通过第(j-1)个延迟电路输入到所述第(j-1)条信号线，以及

其中，来自所述第m个第一电路的所述输出通过第m个延迟电路输入到所述第m条信号线。

4.如权利要求1所述的半导体装置，其中，所述第一晶体管包括：

设置在包含半导体材料的衬底之上的沟道形成区；

设置成夹合所述沟道形成区的杂质区；

在所述沟道形成区之上的第一栅绝缘层；以及

设置在所述第一栅绝缘层之上以使得与所述沟道形成区重叠的第一栅电极。

5.如权利要求4所述的半导体装置，其中，包含半导体材料的所述衬底是单晶半导体衬底和SOI衬底其中之一。

6.如权利要求4所述的半导体装置，其中，所述半导体材料是硅。

7.如权利要求1所述的半导体装置，其中，所述第二晶体管包括设置成与所述氧化物半导体层重叠的第二栅电极以及设置在所述氧化物半导体层与所述第二栅电极之间的第二栅绝缘层。

8.如权利要求1所述的半导体装置，其中，所述氧化物半导体层包括氧化物半导体材料，所述氧化物半导体材料包括In、Ga和Zn。

9.如权利要求1所述的半导体装置，其中，所述(m-1)个第二电路在所述信号输入中的至少一个为“1”时输出“1”。

10.如权利要求1所述的半导体装置，其中，所述第一电路是AND电路。

11.如权利要求1所述的半导体装置，其中，所述第二电路是OR电路。