[发明专利]用于锁相环的高速占空比调节和双端转单端电路

说明书

技术领域

本发明涉及半导体器件及锁相环电路，更确切的说是一种占空比调节及双端转单端电路，该电路的直接应用为调节锁相环的压控振荡器输出波形占空比，及将压空振荡器的输出波形由双端转成单端信号。

背景技术

现代高速大规模集成电路设计对时钟信号的质量越来越敏感。时钟信号质量除了传统的时钟抖动外，时钟占空比越来越成为影响高速集成电路性能的关键因素。而占空比为50％的时钟信号在高速大规模集成电路设计中尤为重要。如高速的模数转换器及双数据率的SDRAM，由于系统利用时钟的上升沿和下降沿，因此占空比为50％的时钟信号对这类系统非常重要。高速动态电路，占空比决定了预充电及评估阶段的时间。占空比对高速动态电路的性能影响非常大。但是，由于器件失配等因素，锁相环压控振荡器输出时钟信号的占空比通常会偏离50％。为了将占空比不为50%的时钟信号校正为占空比为50％的时钟信号，传统的做法通常是将锁相环压控振荡器的输出信号通过分频电路进行二分频。但是这样会使压控振荡器的振荡频率为所需时钟频率的两倍，提高了锁相环的设计难度。

当前，常采用占空比调节电路完成该功能。同时，锁相环压控振荡器的输出通常为双端信号，为了适应单端时钟应用需求，通常将双端信号转换为单端信号，需要采用双端转单端电路实现该转换。

发明内容

有鉴于此，本发明提供了一种用于锁相环的高速占空比调节和双端转单端电路，其结构设计紧凑，方案合理，能够在输入时钟信号的占空比远远偏离50％的情况下，输出占空比为50％的时钟信号；同时在调节输入信号的占空比同时，将输入的双端信号转换成单端信号。同时完成占空比调节和双端转差分的两个功能。

本发明的目的是通过以下技术方案实现的：

用于锁相环的高速占空比调节和双端转单端电路，包括

第一级时钟输入整形级，该级包括输入时钟整形电路I和输入时钟整形电路II，输入时钟整形电路I和输入时钟整形电路II分别接收相位相差180o的时钟信号，输出具有较强驱动能力的时钟信号；

第二级单边沿检测电路级，该级包括单边沿检测电路I和单边沿检测电路II，所述单边沿检测电路I和单边沿检测电路II分别对应接收输入时钟整形电路I和输入时钟整形电路II输出的时钟信号，并检测时钟信号的上升沿或下降沿，当检测到上升沿或下降沿时，输出脉冲信号；

第三级占空比恢复电路，该电路接收由单边沿检测电路I和单边沿检测电路II输出的相位相差180o的脉冲信号，输出与脉冲信号同频率，占空比为50％的时钟信号。

进一步，所述单边沿检测电路I和单边沿检测电路II采用上升沿检测电路的结构，当检测到输入时钟信号的上升沿时，输出一低脉冲信号；

进一步，所述单边沿检测电路I和/或单边沿检测电路II采用的上升沿检测电路的结构包括

一延迟单元，接收时钟信号，并产生时钟信号的延迟信号；

一反向器，接收延迟的时钟信号，并产生延迟信号的反相信号；

一与非门，接收时钟信号和延迟的反向时钟信号，并产生脉冲信号。

当然，采用上升沿检测电路结构时，单边沿检测电路I或/和单边沿检测电路II还可以采用另一种上升沿检测电路结构，包括

上升沿触发的D触发器，其时钟输入端接收时钟信号，数据输入端接逻辑高电平VDD；

反向器I，与D触发器的正相输出端相联接，输出端连接到D触发器的异步复位端；

反向器II，与D触发器的正相输出端相联接，输出端为脉冲信号；

进一步，所述单边沿检测电路I/和单边沿检测电路II还可以采用下降沿检测电路的结构，当检测到输入时钟信号的下降沿时，输出一低脉冲信号；

进一步，所述单边沿检测电路I和/或单边沿检测电路II采用的下降沿检测电路的结构包括：

一延迟单元，接收时钟信号，并产生时钟信号的延迟信号；

一反向器，接收延迟的时钟信号，并产生延迟信号的反相信号；

一或门，接收时钟信号和延迟的反向时钟信号，并产生脉冲信号；

当然，采用下降沿检测电路结构时，单边沿检测电路I或/和单边沿检测电路II还可以采用另一种下降沿检测电路结构，包括

下降沿触发的D触发器，其时钟输入端接收时钟信号，数据输入端接逻辑高电平VDD；

反向器I，与D触发器的正相输出端相联接，输出端连接到D触发器的异步复位端；