[发明专利]定位半导体芯片长距离金属线间缺陷的方法

说明书

技术领域

本发明涉及半导体芯片失效分析领域，特别是涉及一种定位半导体芯片长距离金属线间缺陷的方法。

背景技术

在半导体芯片，尤其是大容量的存储类芯片的结构内部，通常会在某一层次中存在若干条长距离的并行的金属线，当其中一些金属线失效时，可以通过地址定位，确定缺陷存在于某几条相邻的金属线。当缺陷的尺寸在微米甚至纳米量级时，可以借助扫描电子显微镜(Scanning Electron Microscope)对指定的存在缺陷的金属线进行放大观察，根据所获得的金属线的表面信息进一步定位出缺陷的具体位置。但是，这种方法存在以下缺点：

1、耗时长，尤其是对特别长的金属线，往往需要花费数小时的时间定位缺陷；

2、要求观察人员全程注意力高度集中，一旦遗漏，就必须从头开始重新查找缺陷；

3、整个观察过程对扫描电镜的载物台移动精度的要求非常高。

发明内容

本发明要解决的技术问题是提供一种定位半导体芯片长距离金属线间缺陷的方法，它可以更快速、准确地定位缺陷。

为解决上述技术问题，本发明的定位半导体芯片长距离金属线间缺陷的方法，包括以下步骤：

1)研磨芯片，除去待分析金属线所在金属层以上的层次，将待分析金属线的至少端头部分暴露出来；

2)在待分析金属线的端头附近，且与金属线没有交接的区域，垫积出与各条待分析金属线相对应的金属垫；

3)在待分析金属线的端头和对应的金属垫之间，垫积出用于连接该端头和金属垫的金属条；金属条相互分离，并不与待分析金属线的非端头区域相交；

4)在金属垫上扎针，进行光致阻抗变化测试，定出缺陷在待分析金属线上的具体位置。

本发明的定位半导体芯片长距离金属线间缺陷的方法，通过结合使用一系列的失效分析技术(包括利用聚焦离子束制作简易电路，利用光致阻抗变化技术定位)，实现了对特定长距离金属线间缺陷的快速、准确查找和定位，并可以在很大程度上规避工艺结构中的上下层层次对指定层金属的影响，从而可以更有效地定位缺陷。

附图说明

图1是本发明实施例的芯片原始形貌示意图；

图2是图1芯片的存储器模块的断面图；

图3是图1的芯片在经过研磨剥层处理后的形貌示意图；

图4是图3芯片的存储器模块的断面图；

图5是在图3的芯片上垫积铂金属垫后的形貌示意图；

图6是图5的虚线框部分的局部放大图；

图7是在图5的芯片上垫积铂金属条后的形貌示意图；

图8是图7的虚线框部分的局部放大图；

图9是对图7的芯片进行OBIRCH测试定位出缺陷的示意图；

图10是用本发明的方法定位两条金属线间的刻蚀残留缺陷的实际效果图，其中，图10(b)、10(c)为图10(a)的缺陷所在位置的局部放大图。

图中附图标记说明如下：

M1、M2：金属层

V1：层间膜

C：接触孔

W1、W2：金属线

P1、P2：铂金属垫

S1、S2：铂金属条

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

大容量闪存(flash)芯片内部的存储器模块通常由多层金属叠加而成，其中，最接近硅衬底的金属层通常会很长，以用作存储器工作所需的比特线。假设在本实施例中，flash芯片的存储器模块为两层金属(铝)结构，如图1、2所示，并且通过前期分析测试，已确定最接近硅衬底的金属层M1中的两条长距离的金属线W1、W2失效，则找到这两条金属线W1、W2上所存在的缺陷(如工艺中的金属刻蚀残留等)的具体位置的方法如下：

步骤一，对芯片表面进行研磨处理，去除金属层M1以上的层次(包括金属层M2，金属层M1、M2之间的层间膜等)，使待分析的金属线W1、W2所在的金属层M1暴露于芯片表面，如图3、4所示，且待分析金属线W1、W2的至少端头部分露出芯片。该步骤要确保不在待分析金属线区域带入损伤、沾污等。

步骤二，在金属线W1、W2的端头附近，且与金属线W1、W2都没有交接的区域，用FIB(Focused Ion Beam，聚焦粒子束电子显微镜)垫积出两个长30微米、宽30微米、厚0.3微米的铂金属垫P1、P2，分别对应于金属线W1、W2，如图5、6所示。FIB垫积铂金属垫时，宜选用1000pA的束流，以保证镀膜不仅速度快，而且质量好。